TI DSP应用系统低功耗设计方案
时间:07-05
来源:互联网
点击:
- 行音频处理,同时仍能满足实时最低要求,从而实现 52% 的 DSP 内核级节电。
- 模式 #5 为应用处于待机模式下的功耗,该模式配置包括外部编解码器关断、设定点支持以最小电压最大频率快速启动驱动、DSP 处于门控钟深度睡眠模式,该模式下的待机功耗仅为 361μW。
设计人员可根据特定应用的要求选择适用的技术,从而更有利于支持 RTOS 集成高回报技术。借助 OS 的这种支持功能,设计人员能够以低开销方便安全地提高应用电源效率。
本文讨论的电源优化策略是一种从嵌入式项目之初即可用于降低与调节应用功耗的通用模型。当测量功耗无法满足要求或需要采用额外的运行时技术时,上述策略可重复使用,先期步骤也可重复进行。例如,在音频应用中采用这种策略,仅需几种高回报的节电技术,即可节省大量电能。
- 在采用FPGA设计DSP系统中仿真的重要性 (06-21)
- 基于 DSP Builder的FIR滤波器的设计与实现(06-21)
- 达芬奇数字媒体片上系统的架构和Linux启动过程(06-02)
- FPGA的DSP性能揭秘(06-16)
- 用CPLD实现DSP与PLX9054之间的连接(07-23)
- DSP+FPGA结构在雷达模拟系统中的应用(01-02)