基于FPGA的多路数字信号复分接器的设计

隙，但缩短了同步引入时间。

本设计采用帧同步码（1B）集中插入方式。同步捕捉模块框图见图3。

[next]

2.2.2 准同步复接

同步复接是指参与复接的支路数字信号与复接时钟严格同步；准同步复分接则是把标称速率相同、而实际速率略有差异、但均在规定的容差范围内的多路数字信号进行复接分接的技术。

在设计中，由于同步数据时钟和系统时钟不同源，因此，该部分复分接属准同步复分接。码率调整及码速恢复技术是该部分的设计要点，即先把参与复接的各准同步支路码流调整成为同步码流，然后再对这些同步码流进行同步复接；在接收端，则先实施同步分接，得到同步支路码流后，再经过码速恢复装置，把同步支路码流还原成原来的准同步支路码流。码速调整示意图如图4所示。

被复接的码速fL与其标称码速fm之间有三种关系：fLm，fL=fm，fL>fm。当瞬间fL>fm时，采用负码速调整；当瞬间fLm时，采用正码速调整。

在设计的帧结构中，该部分复接后占用的帧长度是固定的，它包含的信息和相应位置如表3。

“插入标志”用来表示采用码速调整的方式，很明显，使用2 bit即可代表三种码速调整方式，在此用6 bit来指示三种码速调整方式,将该6 bit分为3组，对3组数据采用大数判决，可较好解决由于该插入标志误码造成分接时的码流恢复错误。插入码则表示对应的调整码。在分接端，通过读取插入标志即可正确判断和分离出插入码，从而还原成为原来的准同步支路码流。

下面对码速调整率进行估算：

其物理意义为：对速率为4.8 kb/s的同步数据，允许的速率变化范围是(4.8-4.8×1 %) kb/s～(4.8+4.8×1 %) kb/s，在此范围内均可完全正确地进行复分接。

2.2.3 语音数据和异步数据的采样

结合图1可知，话音经抽样压缩为8 kb/s，在MCU的控制下，实时写入语音通道的FIFO中，等待参与复接。

异步数据的最高速率限制为2 400 b/s。根据采样定理，FPGA以6.4 kb/s的速率对低速异步数据过采样，使之成为一个同步码流，即可参加复接。

2.2.4 芯片选型

数字复接时,缓存器是必不可少的部件，因为复接过程中，各个支路信号均为连续传输。当复接某一支路信码时，其他支路信码仍在传送，但暂时尚未轮到复接它们，因此需要将这些数据缓存起来，以免丢失。

FPGA既继承了ASIC的大规模、高集成度、高可靠性的优点，又克服了ASIC设计的周期长、投资大、灵活性差的缺点。结合性能、成本等要求，设计选用了Xilinx公司的 XC2S300E-6，该FPGA为30万门大规模可编程逻辑器件，基于查找表、触发器结构。查找表可等效为16×1 RAM或移位寄存器，提高逻辑利用率，内置专用双端口BlockRAM，方便了系统开发。

3 设计中需要注意的问题

系统中其他相关设备对群路码流的速率容差要求较为严格，为±50 ppm，因此在选择全局时钟源时应慎重考虑,避免由于时钟源造成的码速抖动和漂移。设计中应多采用同步时序电路来实现各个进程模块的功能，以免电路中产生毛刺。接口数字信号5 V TTL，内部芯片工作电压3.3 V LVTTL，需要进行电平转换。

本设计选用Xilinx公司的ISE6.1作为硬件开发平台，并采用VHDL编程语言。程序已通过了综合实验，并使用ModelSim软件进行了功能仿真和时序仿真，仿真结果正确。在硬件实现与调试过程中，将程序下载到Xilinx公司的SPARTANⅡE系列的XC2S300E-6芯片，经过整体调试，最终实现了对多路数字复分接器的设计。该方法不仅具有通用性、实用性，而且具有灵活性和程序可移植性，相信在很多行业都会得到广泛应用。