车载数字视频压缩记录系统设计

　　近些年来，计算机技术、多媒体技术和数据通信技术的发展飞速，促使数字视频的应用也越来越广(如视频监控、视频会议和移动电视等)。随后，各种压缩算法的研究使得数字视频的存储和传输极为方便，同时也相继出现了各种视频记录系统。本文设计的嵌入式视频记录系统，可以将摄像头拍摄到的模拟视频数据转变成数字视频数据，经压缩后存储在大容量的存储器上，并可通过专用的回放设备再现汽车行使的整个过程。该视频记录系统可用来记录汽车内各项仪表和前方外视景等视频信息及突发事件标记，它可以将汽车行使过程中的所有信息以数字视频的方式连续动态地记录下来。本系统可以和汽车黑匣子结合，以方便管理部门根据所记录的有关数据对车辆进行有效的管理，更能为事故后的分析提供准确的依据，判断汽车肇事的真正原因。同时可以通过记录查看平常是否紧急加速、是否急刹车等行驶数据，以此分析并改善不良驾驶习惯，起到预防事故的作用。

　　常见的视频压缩方法有MPEG系列租H.26X系列。考虑到压缩技术的成熟度、成本和主要用途，本记录系统采用MPEG-1数字图像压缩记录技术，来实现对1路视频信号的连续图像长达4小时的实时循环记录。此外，本视频记录系统还具有成本低、体积小、功耗低等特点。

　　1 系统工作原理

　　视频记录系统设计的侧重点是降低成本，减小体积，同时降低系统的功耗，提高系统的整体性能。它能够对汽车上的1路视频信号进行长达4小时的连续实时动态循环记录。本系统主要由视频解码及压缩编码器、ARM处理器、电子盘三部分组成。其中视频解码器和压缩编码器共同组成压缩单元，ARM处理器是系统的控制单元，电子盘是系统的存储单元。其视频记录系统的结构组成如图1所示。系统工作时，先将摄像机拍摄到的视频信号通过视频解码器SAA7113H进行解码和A／D转换，以输出8位4：2：2格式的YCbCr数字视频信号，该数字化视频信号送入SZ1510压缩编码芯片进行压缩后可产生MPEG-1数据流，然后由ARM处理器将压缩好的数据通过IDE接口存入存储载体——电子盘，从而实现对1路视频信号的连续实时循环记录。

　　系统上电并启动后，ARM处理器首先通过SZ1510芯片的HOST接口对SZ1510内部寄存器进行配置，并通过I2C总线对视频解码器SAA7113H进行初始化。当设置好MPEG-1压缩格式及数据速率后，系统开始正常工作，并对输入的模拟视频信号经视频解码器进行解码和A／D转换，再将生成的CCIR-601数字视频流传人压缩编码芯片SZ1510进行处理，然后由SZ1510将数字视频数据转化为符合MPEG-1格式的影视文件，最后将MPEG-1数据流在ARM处理器的控制下通过IDE接口以文件形式写入电子硬盘进行存储。系统工作时，ARM还将不断监视相关信号，并在图像中加入相应的标志，直到接收到关机信号，系统自动结束压缩工作。

　　2 硬件电路设计

　　2.1 视频解码及压缩编码电路设计

　　由于MPEG-1压缩算法需要很大的运算量，用软件很难实时完成，所以本系统采用专用的视频压缩芯片来实现对视频信号的实时高效压缩。目前，常用的MPEG-1压缩芯片有VW2010、W99200F、WIS 7007SB等。本设计选用SAA7113H进行解码，并采用Zapex公司的SZ1510MPEG-1 A／V编码芯片进行图象压缩。SAA7113的主要作用是把输入的模拟视频信号解码成标准的8位“VPO”数字信号，它相当于一种“A／D'’器件，是一种可编程视频处理芯片，可通过I2C总线实现编程控制，并具有4路视频输入、抗混叠滤波、自动钳位和增益控制、多制式解码以及亮度、对比度和饱和度控制等功能。它对输人的PAL制式视频信号进行采样和解码后，可将生成的CCIR-601数字视频流(色度空间为YCbCr，取样为4：2：2)送到视频压缩芯片SZ1510的数字视频输入接口。它的输入时钟由24.576 MlHz的有源晶振提供，并可分别从RTS1和RTS0管脚输出为SZ1510提供的行同步信号HS和场同步信号VS，其中行同步信号HS又可作为行有效象素识别信号输入到SZ1510的VIHACT管脚；并从LLC脚输出27 MHz的像素时钟，作为SZ1510内部的数字视频流的采样时钟和芯片的主时钟。系统初始化可通过ARM芯片的I2C总线来实现。片选信号由ARM产生RESET信号来提供。

系统中的压缩编码芯片SZ1510是ZAPEX公司生产的一款高性能的MJPEG、MPEG-1编码芯片，可对视频信号实现高达25 f／s的压缩，并支持多种工作模式和比特率模式，还可灵活实现模式组合，同时可在视频中叠加视频标记和时间标记。该芯片内部主要由视频编码核、TMS320C54X高性能DSP核、接口电路(视频接口、存储器接口、主机与串口接口)、DMA控制器和时钟产生电路等组成。其内部的压缩核已经过优化，适合