FPGA设计中毛刺信号解析

假象全1状态，仿真结果证明这种方法是有效的。但这种方法增加了逻辑门数量，同时也增加了险象发生的可能性。

另一种比较可靠且常用的方法是用带使能端的D触发器代替原来的触发器，把计数器最后的输出roc接到触发器的使能端，时钟用统一的计数时钟，由于毛刺本身是尖脉冲，不能满足数据的建立时间和保持时间，避免了产生的毛刺对Q的输出的影响。从仿真结果(图5)中可以看到，虽然这种方法并不能消除毛刺，但是毛刺已经不具有危害性，故这是一种简单有效的方法。

5结语

毛刺问题在FPGA设计中非常关键，只有深刻理解毛刺的本质，才有可能真正掌握设计的精髓，本文就FPGA设计中的毛刺问题进行了深入的探讨，分析其产生的原因和条件，给出了几种常用的消除方法，希望对FPGA设计者有一定的参考作用。