基于51单片机IP核的FPGA实现与应用
因此系统时钟不能超过时序报告的时钟最高频率(即fmax)。可以选择18 MHz,利用PLL对目标系统板上的时钟进行分频;
(3)将Synplifyr Pro综合生成的RTL封装文件.vqm拷贝到Quartus II工程文件目录下,并添加到工程中。然后再将添加.vqm文件生成MC8051_top.bsf图形文件;
(4)打开创建的应用设计顶层图形设计文件,将前面生成的PLL模块、MC8051_top模块添加到顶层设计文件中。添加输入/输出引脚,并对引脚命名,连接引脚与各模块.设置相关编译参数。生成FPGA的配置文件*.sof。其实际应用系统顶层原理图如图7所示。
可将并行I/O端口设计成双向I/O端口,以节约FPGA的引脚资源,其方法参见图5。根据实际应用的需要,利用FPGA剩余的资源,添加其他逻辑模块,与MC8051 core模块、PLL模块一起构成应用系统。这里只讨论MC8051 IP核的FPGA实现。
4.2 MC8051应用程序创建
在MC8051应用系统建立后,根据具体应用编写应用程序。可以是C语言程序,也可以是汇编语言程序。MC8051的应用程序与标准的8051应用程序完全兼容,可以采用熟悉的开发工具进行应用程序的编写。在编写完成、仿真调试通过后,利用编译工具编译生成.hex文件,供固化ROM使用。
4.3 MC8051实际应用系统实现
将生成的.hex应用程序文件拷贝到Quartus II工程文件目录下,替代原创建ROM存储器模块时使用的初始化.hex文件。然后重新编译Quarius II工程生成FPGA的配置文件.sof,将应用程序代码嵌入(同化)到ROM中。最后利用Quartus II的Programmer将FPGA的配置文件.sof下载到FPGA或EPCS中,实现MC8051的实际应用系统。
5 结语
本文在分析了MC805lIP Core的结构原理,设计层次,内核各组成模块及参数设置的基础上,详细论述了MC8051 IP核的FPGA实现与应用的实际设计步骤。试验验证,根据需求修改后的MC8051 IP核,能很好满足对8051MCU的应用需求,而且其性能比标准8051 MCU高,系统集成度也比采用标准8051 MCU构成的应用系统高。因此,MC8051 IP核在基于可编程逻辑和MCU的应用领域中具有广泛的应用前景。
- 关于RTX51 TINY的分析与探讨(05-30)
- 浅析8051模块化编程技巧(05-28)
- 基于DSP和单片机通信的液晶显示设计方案(07-20)
- 锁相环控制及初始化简析(08-27)
- 基于MSP430自动胀管控制器的研究(09-07)
- 嵌入式C实现延时程序的不同变量的区别(03-01)