基于FPGA与单片机的波形发生器设计
省值为COM1。
Settings:设置并返回波特率、奇偶校验、数据位、停止位的字符串。其中波特率的范围为300b/s到19200b/s。
PortOpcn:设置并返回通信口的状态,同时用来打开和关闭通信口。
InputLen:决定每次Input读入的字符个数,缺省为0,表示读取接收缓冲区的全部内容。
Input:读入并清除接收缓冲区的字符。
InBuferCount:返回接收缓冲区已接收的字符数,通过置0可清除接收缓冲区。
-!wuyou dianzi kaifawang-->Output:将发送的字符串或数组写到发送缓冲区。
InputMode:定义Inpput属性获得数据的方式。
Rthreshold:设置、返回在通信控件置ComEvRecieve并激发OnComm事件前要接收的字符数。
SThreshold:设置、返回通信控件置ComEvSend并激发OnComm事件前发送缓冲区中的最少字符数。
另外,由于在VC界面中出现的是10到20k的整型数据,因此需要将此频率数据转换成16位的频率控制字送给单片机,转换程序如下:
void CWaveDlg::CalculateFreq(unsigned int unFreq)
{
double m;
m=unFreq*0.0001024;
m=m*1024;
CommandMCU.uchLowData= (unsigned char) m%256;
CommandMCU.uchHighData=m/256;
return;
}
3 结束语
本文作者创新点:采用了直接数字频率合成(DDS)技术,经过仿真,电路测试,输出波形上完全达到了设计的要求。与以往的采取波形存储和波形复现方式的波形发生器相比,基于DDS的波形发生器可以很方便的实现频率的调制功能,产生的波形可以达到很高的频率分辨率,输出频率的转换速度快,而且在频率转换时,DDS输出波形的相位是连续的。
参考文献:
1.王凤臣,李庆瑞等.基于DDS的波形发生器在HIRFL-CSR电源控制系统中的应用[J].微计算机信息,2006,22:3-5
2.段传华.直接数字频率合成器的原理及应用[J].电讯技术,1995年10月,35(5).
3.侯博亨等.VHDL硬件描述语言与数字逻辑电路设计.成都电子科技大学出版社.1997.
4.徐志军等.CPLD/FPGA的开发与应用.北京:电子工业出版社.2002
- 在采用FPGA设计DSP系统中仿真的重要性 (06-21)
- 基于 DSP Builder的FIR滤波器的设计与实现(06-21)
- 基于FPGA的快速并行FFT及其在空间太阳望远镜图像锁定系统中的应用(06-21)
- 3DES算法的FPGA高速实现(06-21)
- 用FPGA实现FFT算法(06-21)
- FPGA的DSP性能揭秘(06-16)