设计合理的高速总线测试方法

就在几年前，许多设计工程师还在苦苦挣扎于步履沉重的总线和I/O速度，而每12~18个月各种处理器的运行速度就增加一倍。而后，几乎是一夜之间，总线和I/O技术开始发生变化。速度加倍，而后又增加一倍。紧接着，如源同步时钟等新型解决方案和低压差分信号(LVDS)的小数据有效窗带来的挑战，使测量、验证和确认比以往更为重要。而带来此性能提高的完全相同的力量，也使插入测试设备变得更具有侵略性。

但现在已有新的工具和方法，可尽量减少对设计的影响。然而，现在必须在设计的最初阶段就仔细地对测试进行规则。如今不再有可能建造一个原型，而后简单地在线上进行焊接以连接示波器或逻辑分析仪，测试方法必须是整个设计规划中的一部分。

不幸地是，数字设计工程师已采用多年的技术和工具不再可行。现今的设计工程师如果不广泛建模和采用Spice仿真，甚至根本无法想像进行每秒千兆位总线的设计。当然，其中也不乏有人继续用与4MHz处理器的黄金时期同样的工具和方法，试图对高速电路进行故障定位和调试。

为实现速度上的突破，HyperTransport、InfiniBand和RapidIO等技术，采用了如LVDS等“新”电气规范，并以高效点对点总线结构替代了传统的多点接入(multidrop)总线。突然间，数字设计工程师从舒适的0和1的世界，转而挺进到高频模拟世界。那些在场与波里上了第一课，而后在黑夜中惊呼，现在正在被拉回传输线理论、反射以及甚至是S参数的真实课堂。

由于当今总线的高频效应和新型拓扑结构，设计工程师需要更有效地使用测试设备，以确定信号完整性和数据完整性。同时，仿真和评估工具不断成熟与改进，新型总线技术局限了那些工具的使用。

例如，模型是从学习和观察开始构建的。当市场上出现新型总线时，提供给大多数工程师的信息十分有限。大部分情部下，领先的技术采用者把它们当作其知识产权，在技术成为主流技术之前，不愿与人分享信息。所以，在采用这些技术的初期，测试工具和采用工具进行调试和确认的能力十分关键。

利用老式4MHz微处理器或USB1.1设备，100MHz示波器或任何示波探测手持装置就足够用了。它们可以应付1.5Mbps/或甚至12Mbps的设备。而对480Mbps USB速率来说，如示波探测这样简单的事情都会动态影响到系统。

测试设备测量选择对如通过1GHz时钟“两级泵激”(double-pumping)数据的HyperTransport链路这样的先进系统有多大影响呢？由于创建与保持时间减少，数据捕获尤其受到影响。事实上，新技术的出现已带来了新的术语。创建与保持时间现在已经是过时的术语了。现在，高速数据传输被称为“数据有效窗”，它是创建、保持和压摆的结合。

想当初，1992年的Intel Pentium前端总线(FSB)具有5ns的创建时间和5V的压摆。现在，InfiniBand和RapidIO的数据有效窗为250ps，差分压摆为200mV。

相较于1992年Intel FSB，现在InfiniBand规格数据有效窗减小20倍，压摆减少25倍，delta值为500。换而言之，当今的总线仅消耗了1992年Pentium FSB 0.2%的能量。

从传统多的多点接入总线到点对点技术的变化带来了另一个挑战。多点接入总线的最佳实例是PCI总线。采用了多个连接器，对总线进行探测相当容易。测试工具或测试连接被插入一个连接器，留下其他连接器以供插入真正的设备。

但是HyperTransport规范甚至没有包括一个连接器。那么设计工程师如何对总线进行探测呢？这种挑战并不仅限于HyperTransport。运行于133MHz的 PCI-X也只有一个插槽，如果插入了测试工具，该插槽也无法再提供真正的设备使用了。

PCI-X和Accelerated Graphics Port2.0(AGP4X)的解决方案为一种内插板设计。这是一块插入主板上的连接器的卡板，同时为应用设备提供连接器以及为逻辑分析仪提供通道。该解决方案要求极其仔细的内插板设计，以防止信号歪斜和对目标系统产生负载。

内插板设计方法在高达133MHz时钟速率工作良好，甚至对于如266MTps DDR SDRAM数据两级泵激系统都是一种非常稳定的设计。然而，随着技术跃进到533MTps或更高，内插板设计变得太具侵略性，并将产生负载、反射、分支短根(STub)和不可接受的通道延迟。

现在存在一个难题。新技术意味着仿零点和模型没有提供让人对产品产生信心的足够的技术细节。因而，物理测量非常关键，不过通过连接器的简单连接不再可行了。

下面两个实例显示了解决连接难题的不同解决方案。一个实例考察怎样针对HyperTransport链路设计连接器，另一个则检查内插板式解决方案不再可行的AGP3.0端口。两个方案都被开发用以支持分析探测的连接。在