基于复用的SOC测试技术

描测试（BST）技术，通过标准的扫描链串行访问IP模块，该方案是将用于解决SOB的测试技术移植到了SOC上。该方案的硬件开销会随着电路集成度提高而加大，测试时间也会随着SOC规模的增加变得无法接受[12]。

3.2 间接复用

这类方法的基本思路是自底向上，利用每个模块级的测试信息，通过综合转换形成该模块在芯片级可以实施的测试信息，直至形成整个芯片的测试。核心是以系统为出发点，利用各IP模块的测试信息，综合SOC的结构或功能特点，形成SOC 对各IP模块的测试数据和方案。具体的方案如下。

① 宏测试。从设计出发，在自IP模块向系统集成的过程中不断将模块的测试信息进行扩展，直至芯片级。其中较为典型的是Philips公司将解决IC测试的Macro Test技术用于SOC测试[13]。其基本思路是将每个IP模块的测试信息以测试协议描述，结合整个系统的设计，识别合适的访问路径扩展到芯片级，再通过芯片级的测试协议调度每个模块的测试顺序，最终通过单独测试每个IP的方法来完成SOC测试。该方法对SOC中的IP模块及其测试信息有严格的规定。

② 层次复用。文献[13]提出了一种层次法，基本思路是针对系统进行分析，提取系统中与待测IP 模块的约束关系，使模块在约束下直接产生测试集，进而解决整个芯片系统的测试问题。该方法每次只考虑一个模块，先对每个模块产生功能约束，将约束和该模块一起综合，形成一个从芯片级可以访问的对应电路，再用商业软件对模块内部的故障生成测试。但当该技术应用到集成度很高的SOC时，模块本身测试的生成变得非常困难。如果SOC中的模块是多层次复用的，需要进一步分解成子模块，约束条件的提取变得十分繁复。为解决这个问题，文献[14]提出一种新的层次地提取可重复使用的约束方法，并在提取约束时利用综合工具剔除冗余的逻辑部分，提高了测试生成效率，使其更有效。

③ 功能复用。SOC的功能日益强大，其中许多都含有内嵌处理器和存储器。文献[16]，[17]提出，在SOC内部通过内嵌处理器模块和存储器模块实现对其他IP模块的测试。具体就是首先将各IP模块的测试数据压缩并存入存储器模块，再由内嵌处理器利用这些数据，对IP模块进行测试并收集响应进行测试分析。这种方法充分利用了SOC内部资源和已有的各IP模块测试信息，可以实现芯片内部的高速测试。但测试数据处理和测试控制的复杂度都会随的SOC设计复杂度的加大而增加。

4 面临的问题

SOC内部晶体管集成度的增长远远高于芯片引脚的增长，有限的管脚资源使得外部数据带宽和内部数据带宽之间的差异越来越大[1]。这种差异不仅降低了内部模块的可测性，还加大了间接复用方案中测试生成的难度。同时，具有一定故障覆盖率的测试数据会随着电路集成度和规模的增加而增加，大量的测试数据会对直接复用方案中的测试访问的频率和带宽提出要求。

SOC嵌入了类型丰富的IP模块，一些公司已将模拟电路、数字电路、嵌入式DRAM等不同形式的模块集成到芯片中。随着技术的发展，将有更多的电路类型被集成到SOC中，如嵌入式的FPGA、Flash、射频发生器等。混合信号测试在SOC测试中占有重要地位,现有的复用方案还未解决该问题。

前面分析的现有方案有的来自于专业厂商，有的是利用自己的技术传统，对原IC、SOB测试技术的改进，着眼于解决各自产品的测试问题，因此研究的出发点有局限性，各方案的适用范围有限。

5 结论

迄今为止，还没有一个贯穿IP模块和SOC设计始终的完整的SOC测试解决方案，因为这不仅需要尽快订立相关的国际标准，还需要进行一些关于复用方法上的研究，例如，如何在进行IP模块的测试开发中引入可复用的因素，使得模块级的测试信息对被集成环境具有更好的适应性，能被更高层电路模块的测试开发高效率地复用；研究基于复用的测试集成和优化技术，利用已有模块测试信息，集成出更高层模块的测试并保证其可复用性等。