一种基于FPGA的QC_LDPC码的译码器设计

摘要 针对QC_LDPC码的短环对码性能的重要影响，采用了1种围数为8的QC_LDPC码设计。算法首先分别对3个不同的子矩阵进行移位运算，每个子矩阵分别与它们移位后生成的子矩阵共同组合形成1个新的子矩阵，然后再将新生成的3个子矩阵组合成1个矩阵构成基阵，最后将该矩阵转置后用单位矩阵及其移位矩阵随机扩展即可得到所需校验矩阵。根据该校验矩阵的特殊结构，采用分层迭代译码算法，选用Altera公司的Stratix III系列FPGA，实现码率为1/2、码长为3456的正规(3，6)QC_LDPC码译码器的布局布线。

LDPC码是近年来发展较快且日趋成熟的一种信道编码方案，因其具有的优越性能和实用价值而被人们认知，但由于随机结构的LDPC码编译码器硬件实现较为复杂，具有的准循环特性QC_LDPC码已成为IEEE 802.11n(WiFi)、IEEE 802.16e(WiMAX)、(DVB—S2)等众多标准的信道编码方案。LDPC码是一种基于稀疏校验矩阵的线性分组码，具有类似于Turbo码的良好纠错性能。1981年Tanner提出的用二部图表示一个低密度线性分组码的方法，成为LDPC码的主要分析工具。若LDPC码的Tanner图是无环的，那么与积SP(Sum—Product)译码算法可实现最佳译码，若存在环尤其是短环的话，则由和积算法计算所得的概率并非真正的后验概率(这是因为迭代过程中的独立性假设不能成立)，因而译码并不是最优的逐符号最大后验概率译码，因此，环的存在大幅影响了译码的性能。MacKay和Neal经过大量的仿真结果证明信息传递算法(Message —Passing Algorithm，MPA)在Tanner图中有环的情况下仍具有较好的译码性能，但短环的存在还是会降低译码性能。因此通过增大码的最小围数(环长)，可提高码字的性能，围数达到一定的值就可接近无环时的性能。

文献提出一种围数为8的低密度校验矩阵的设计算法，获得的QC_LDPC码在AWGN信道下的仿真结果表明，其具有逼近随机QC_LDPC码的误码率性能。本文采用该算法构造的校验矩阵属于正规的QC_LDPC码，具有更好的分块循环移位特性，大幅降低了编译码复杂度，而Mansour和Sha nbhag则提出了一种LDPC译码策略——分层译码(Lnyered decoding)，本文采用分层译码方案，为降低硬件复杂度，在Mansour和Shanbhag的基础上进一步优化，采用更为简单的归一化最小和算法(NMS)代替了传统的和积算法(SPA)。整个译码过程只包含比较、移位和加减运算，运算量比SPA算法大幅降低，同时译码性能损失可不超过0.1 dB。

1 校验矩阵的构造

该方法构造的是一个列重为3，行重>3的校验矩阵。首先构造3个子矩阵D、E和F，然后将子矩阵D、D和F按照行的方向排列生成H1，H1=[D E F]，再将H1转置生成矩阵H2，最终用pxp的单位矩阵及其移位矩阵作为随机因子，对矩阵H2中的“1”进行随机扩展，即可生成所需的校验矩阵H。

1.1 子矩阵D的构造

构造一个v行、v2列的矩阵D0，其中D0的元素D0(1，1)=D0(2，1)=D0(3，1)=…=D0(v，1)=1，其余元素均为0，

(1)将矩阵D0中的元素向右循环移位，每移动1位生成一个新矩阵。当D0中所有元素为1的列移动到第v2列时移位完毕，共生成v2-1个新矩阵D1，D2，D3，…，Dv2-1。

(2)将D0，D1，D2，D3，…，Dv2-1按照列的方向排列便生成子矩阵D=[D0，D1，D2，…，Dv2-1]T，其维数为v3×v2。

1.2 子矩阵E的构造

(1)构造一个v行、v2列的矩阵E0，其中E0中的元素E0(1，1)=E0(2，2)=E0(3，3)=…=E0(v，v)=1，其余元素均为0，即E0的前v列所构成的块为单位矩阵。如，当v=4时

(2)将v个E0矩阵按照列的方向排列生成矩阵E1=[E0，E0，…，E0]T。

(3)将矩阵E1向右循环移位，每移动v位生成一个新矩阵，由此共生成v-1个新矩阵，分别记为E2，E3，…，Ev。

(4)将E1，E2，E3，…，Ev按照列的方向排列生成子矩阵E=[E1，E2，E3，…，Ev]T，其维数为v3×v2。

1.3 子矩阵F的构造

(1)构造一个v行v2、列的矩阵F0。其中F0中的元素F0(1，1)=F0(2，v+1)=F0(3，2v+1)=…=F0(v，v2-v+1)=1，其余元素均为0。即在F0中，从第2行开始，每行中的元素“1”的列位置较上一行中的“1”向右移动v位。假设，当v=4时

(2)将F0向右循环移位，每移动1位生成v-1个新矩阵，共生成个新矩阵时停止移位，将新矩阵记为F1，F2，F3，…，Fv-1。

(3)将F0，F1，F2，F3，…，Fv-1按照列的方向排列，生成的矩阵记为Fv=[F0，F1，F2，F3，…，Fv-1]T。

(4)将v个Fv按照列的方向排列生成矩阵F=[Fv，Fv，…，Fv]