微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > 如何优化PCIe 应用中的时钟分配

如何优化PCIe 应用中的时钟分配

时间:08-02 来源:电子产品世界 点击:

电源纹波抑制 (PSRR) 特性。这种噪声抗扰度将帮助简化电源旁路,是 LMK00338 的另一大重要优势。

以上分析表明,只要 RefClk 生成器符合抖动要求,就可以放心大胆地在通用 RefClk 系统中使用超低附加抖动时钟缓冲器。

此外,LMK00338 的通用输入级不仅可接收任何差分或单端信号,而且还可将其转换为 8 HCSL 输出。对于第 4 代 PCIe 而言,最大 RefClk 抖动可假定为远远小于 1ps rms。因此,支持缓冲的通用 RefClk 架构将更适合更严格的较新 PCIe 标准。

如欲了解有关时钟产品的更多详情,敬请查看时钟及定时解决方案指南。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top