下一代FPGA有望实现突破性优势

提供商转向4K视频，还有云计算和国防情报应用等。这些应用面临同样的问题。如果需要了解详细信息，请参考微软研究：加速大规模数据中心服务的可配置架构。

　　ASIC和ASSP应用面临越来越大的商业挑战

ASIC设计需要很长的时间投放市场、很高的前端资金投入以及大批量产出才能实现回报等，这些因素使得ASIC的投入风险非常大，只有很少的公司会承担这种风险。对于28 nm ASIC，ASIC工具模板和封装的流片(NRE)成本、知识产权(IP)许可以及物理设计服务等成本很容易超过1千万美元，在很多情况下，20 nm或者14 nm FPGA能够解决这些问题。相对于ASIC，虽然目前的FPGA需要严格的仿真验证，但是，与标准单元ASIC设计相比，实验室测试以及能够对FPGA重新编程等方法有效的降低了人工投入。FPGA组件价格虽然可能高于同样复杂的ASIC，但是应该考虑总体拥有成本。标准单元ASIC的收支平衡点在不断提高，前沿CMOS技术使得FPGA更复杂，性能更好，功耗更低，而这是ASIC难以实现的。

与FPGA和ASSP相比，低成本工艺节点会降低ASIC的优势，这是因为这些解决方案会把客户集中到更先进的工艺节点上，更具价格和性能竞争优势。目前的FPGA使用28 nm工艺，很快将采用20 nm以及更小的工艺技术。但是，大部分新ASIC设计要落后两到三个节点，甚至更多。差距越大，FPGA在价格、性能和集成度上就越具有吸引力。请参见图2。

　　图2.新设计的可编程逻辑和ASIC主要工艺节点对比

Gartner预测，到2016年，ASIC设计总数量每年会下降3.8%。而且，每过一年，每一设计都要求更高的产量才能获得收益(3)。只有大公司能够在市场上获得ASIC成本回报，对于大部分公司，ASSP和FPGA成为唯一的可行选择。

但是，ASSP价值地位也在下降，原因如下：

■ 提高处理器性能的挑战

■ 突出产品优势的需求

■ 响应市场的需求(产品及时面市)

■ 在可重新配置上不够灵活

硬件规划人员以前能够借助越来越高的处理器频率和越来越多的处理器内核来提高他们下一产品的系统性能。但是现在，由于处理器频率并没有随时间大幅度增长，而是通过增加处理器内核数量以实现并行工作，无法解决性能瓶颈问题，因此，硬件规划人员不能再采用这一方法来提高性能。很多硬件规划人员的解决方案是开发专用硬件，以解决这些软件瓶颈。

开发处理器使用的专用增强IP有助于解决这些难题。但是，竞争公司也可以使用让ASSP优于前一代产品的硬件加速功能。此外，无法通过使用ASSP来解决某些特殊软件的瓶颈。

ASSP的关键优势在于产品快速面市，但并不总是如此。需要ASSP特殊功能的小公司无法获得他们最需要的型号或何时将产品投放市场。大公司也得依靠供应商为他们提供所需要的产品。但是，他们能得到这些型号产品，其他公司也能得到。FPGA是克服这些ASIC和ASSP固有问题的好方法，在今后的产品中甚至能进一步增强功能。

定制方法提供了突破性功能

为满足通信、国防、广播和存储对带宽和性能越来越高的需求，为工厂自动化、汽车和消费类便携式产品提供低成本和低功耗最优解决方案——需要更广泛专业的知识和工具。这包括，但是不限于：

■ 前沿的制造工艺技术

■ 在不同体系结构和IP上的投入

■ 处理器和可编程架构的高性能集成

　　前沿工艺

半导体供应商投资于前沿工艺,他们的关键优势是拥有高级工艺技术。例如，新的3-D晶体管技术，它也被称为三栅极或者FinFET晶体管技术，是工艺技术的新突破(参见图3)。其晶体管泄漏降低了两倍，能提高性能，或增强功率。

　　图3.三栅极工艺技术

截至2014年第三季度Intel发售了5亿多片基于FinFET技术的芯片，表明了其工艺已经成熟，在基于FinFET的技术上有很好的经验。如果可编程解决方案公司能够迅速高效的采用这些产品，就能够大幅度提高性能。而且，客户需要提高产品性能不仅可以利用这一3-D晶体管技术，而且会受益于今后越来越简单的工艺。最近发布的Intel 14 nm三栅极工艺提供了这一工艺技术。

事实是，没有一种工艺技术能够满足目前终端设备的各种需求——即使是工艺尺寸最小或者最“先进”的工艺。FPGA和其他可编程SoC产品供应商如果只依靠某一种能够满足所有需求的方法，那将对客户非常不利。

产品及时面市、成本、与其他组件的系统集成和产量等因素会促使采用其他工艺技术。例如，新的工艺节点很可能无法很好的支持高电压I/O。其他类型的工艺节点在每I/O单位成本上会有较强的优势。因此，14 nm三栅极工艺是极低功耗实现最佳内核性能的基础，但并不一定是所有系统应用的最优方案。