用于高频接收器和发射器的锁相环-第一部分

第一部分将重点介绍有关PLL的基本概念，同时描述基本PLL架构和工作原理，另外，我们还将举例说明PLL在通信系统中的用途。最后，我们将展示一种运用ADF4111频率合成器和VCO190-902T电压控制振荡器的实用PLL电路。

在第二部分中，我们将详细考察与PLL相关的关键技术规格：相位噪声、参考杂散和输出漏电流。导致这些因素的原因是什么，如何将其影响降至最低?它们对系统性能有何影响?

最后一部分将详细描述构成PLL频率合成器的各个模块以及ADI频率合成器的架构。同时还将简要总结目前市场上有售的频率合成器和VCO，同时列出ADI的现有产品。

　　PLL基本原理

锁相环是一种反馈系统，其中电压控制振荡器和相位比较器相互连接，使得振荡器频率(相位)可以准确跟踪施加的频率或相位调制信号的频率。锁相环可用来从固定的低频信号生成稳定的输出频率信号。首批锁相环由法国工程师de Bellescize在20世纪30年代初实现。然而，直到20世纪60年代中期，集成式PLL成为一种成本相对较低的元件之后，锁相环才得到市场的广泛认可。

一般而言，可以把锁相环分析为一种带一个正向增益项和一个反馈项的负反馈系统。

基于电压的负反馈系统的简单框图如图1所示。

　　图1.标准负反馈控制系统模型。

在锁相环中，来自相位比较器的误差信号为输入频率或相位与反馈信号频率或相位之差。稳态下，系统会强制使频率或相位误差信号归零。其适用负反馈系统的一般公式。

受环路中积分的影响，在低频下，稳态增益G(s)较高且

PLL中会增大环路增益的元件包括：

1.鉴相器(PD)和电荷泵(CP)。

2.环路滤波器，其传递函数为Z(s)

3.电压控制振荡器(VCO)，其灵敏度为KV /s

4.反馈分频器，1/N

　　图2.基本锁相环模型。

如果将一个线性元件(如四象限乘法器)用作鉴相器并且环路滤波器和VCO也为模拟元件，则将其称为模拟或线性PLL (LPLL)。

如果使用的是数字鉴相器(EXOR栅极或J-K触发器)并且所有其他元件保持不变，则系统称为数字PLL (DPLL)。

如果PLL完全用数字模块构建而成，不带任何无源元件或线性元件，则称为全数字PLL (ADPLL)。

最后，有了数字化的信息，再加上足够快的处理能力，也可以在软件域开发PLL。PLL功能由软件执行并在DSP上运行。这称为软件PLL (SPLL)。

根据图2，当系统使用PLL来生成高于输入的频率时，VCO会以角频率ωD振荡。该频率/相位信号的一部分会通过分频器以1/N的比率回馈到误差检测器。这种经过分频的频率会馈入误差检测器的一个输入端。本例中，另一路输入为固定参考频率/相位。误差检测器会比较两个输入端的信号。当这两个信号输入的相位和频率相等时，误差为零，环路则处于“锁定”条件下。如果我们只看误差信号，则可得到以下等式。

在商用PLL中，鉴相器和电荷泵共同构成误差检测器模块。当FO ≠ N FREF时，误差检测器将向低通环路滤波器输出源/吸电流脉冲。这会使电流脉冲稳定转换为电压，用以驱动VCO。然后，VCO频率会根据需要以KV ΔV的幅度增减，其中，KV 为VCO灵敏度(单位：MHz/V)，ΔV 为VCO输入电压的变化。这一过程会持续进行，直到e(s)变为零为止，届时环路将锁定。可见，电荷泵和VCO充当一个积分器，用于将其输出频率增加或减小至所需值，以(从鉴相器)将其输入恢复至零。

　　图3.VCO传递函数。

简单而言，PLL的总传递函数(CLG或闭环增益)可以用上面给出的负反馈系统的CLG表达式来表示。

当GH远远大于1时，我们可以说，PLL系统的闭环传递函数为N，因此，

环路滤波器属于低通类滤波器，一般有一个极点和一个零点。环路的瞬态响应取决于：

1. 极点/零点的幅度，

2. 电荷泵幅度，

3. VCO灵敏度，

4. 反馈因子N。

在设计环路滤波器时，必须考虑所有上述因素。此外，设计滤波器时必须以稳定为第一要务(通常建议使相位裕量达π/4)。响应的3-dB截止频率通常称为环路带宽BW。大环路带宽会导致超快的瞬态响应。然而，这种结果并非始终都有利，因为，就如我们将在第二部分看到的那样，快瞬态响应与参考杂散衰减之间存在权衡问题。

PLL在频率上调中的应用

利用锁相环，可以从低频基准电压源产生稳定的高频。要求稳定高频调谐的任何系统都可以从PLL技术中受益。这些应用示例包括无线基站、无线手机、寻呼机、闭路电路系统、时钟恢复和时钟生成系统。GSM手机或基站就是PLL应用的一个很好的例子。图4显示了GSM基站的接收部分。

在GSM系统中