三大电机控制方案之DSP篇：TMS320F28335

扫面架构

高级仿真特性

-分析和断点功能

-借助硬件的实时调试

开发支持包括

-ANSI C/C++ 编译器/汇编语言/连接器

-Code Composer Studio IDE

-DSP/BIOS

-数字电机控制和数字电源软件库

低功耗模式和省电模式

-支持 IDLE(空闲)、STANDBY(待机)、HALT(暂停)模式

-可禁用独立外设时钟

字节序：小端序

封装选项：

-无铅，绿色封装

-薄型四方扁平封装 (PGF，PTP)

-MicroStar BGA (ZHH)

-塑料 BGA 封装 (ZJZ)

温度选项：

-A：-40°C 至 85°C (PGF，ZHH，ZJZ)

-S：-40°C 至 125°C (PTP，ZJZ)

-Q：-40°C 至 125°C (PTP，ZJZ)

　　主要模块分析

C28x CPU

F2833x (C28x+FPU)/F2823x (C28x)系列都属于 TMS320C2000? 数字信号控制器 (DSC)平台。 基于C28x+FPU 的控制器和 TI 现有的 C28xDSC具有相同的 32 位定点架构，但是还包括一个单精度(32 位)的 IEEE 754 浮点单元(FPU)。 这是一个非常高效的的 C/C++ 引擎，它能使用户用高层次的语言开发他们的系统控制软件。 这也使得能够使用 C/C++ 开发算术算法。 此器件在处理 DSP 算术任务时与处理系统控制任务时同样有效而系统控制任务通常由微控制器器件处理。 这样的效率在很多系统中省却了对第二个处理器的需要。 32 x 32 位 MAC 64 位处理能力使得控制器能够有效地处理更高的数字分辨率问题。 添加了带有关键寄存器自动环境保存的快速中断响应，使得一个器件能够用最小的延迟处理很多异步事件。 此器件有一个具有流水线式存储器访问的 8 级深受保护管道。 这个流水线式操作使得此器件能够在高速执行而无需求助于昂贵的高速存储器。 特别分支超前硬件大大减少了条件不连续而带来的延迟。 特别存储条件操作进一步提升了性能。

　　内存总线

与很多DSC类型器件一样，多总线被用于在内存和外设以及 CPU 之间移动数据。 C28x 内存总线架构包含一个程序读取总线、数据读取总线和数据写入总线。 此程序读取总线由 22 条地址线路和 32 条数据线路组成。 数据读取和写入总线由 32 条地址线路和 32 条数据线路组成。 32 位宽数据总线可实现单周期 32 位运行。 多总线结构，通常称为哈弗总线，使得 C28x 能够在一个单周期内取一个指令、读取一个数据值和写入一个数据值。 所有连接在内存总线上的外设和内存对内存访问进行优先级设定。 总的来说，内存总线访问的优先级可概括如下：

最高级： 数据写入 (内存总线上不能同时进行数据和程序写入。)

程序写入 (内存总线上不能同时进行数据和程序写入。)

数据读取

程序读取 (内存总线上不能同时进行程序读取和取指令。)

最低级： 取指令 (内存总线上不能同时进行程序读取和取指令。)

　　ADC

TMS320F28335 上有 16 通道、12 位的模数转换器 ADC。他可以被配置为两个独立的 8 通道输入模式，也可以通过配置 AdcRegs.ADCTRL1.bit.SEQ_CASC=1，将其设置为一个 16 通道的级联输入模式。输入的方式可以通过配置AdcRegs.ADCTRL1.bit.ACQ_PS=1，将其设置为顺序采集。即从低通道开始到高通道结束。

　　时钟

TMS320F28335 上有一个基于 PLL 电路的片上时钟模块，为 CPU 及外设提供时钟有两种方式：一种是用外部的时钟源，将其连接到 X1 引脚上或者 XCLKIN 引脚上，X2 接地;另一种是使用振荡器产生时钟，用 30MHz 的晶体和两个 20PF 的电容组成的电路分别连接到 X1 和 X2 引脚上，XCLKIN 引脚接地。我们常用第二种来产生时钟。此时钟将通过一个内部 PLL 锁相环电路，进行倍频。由于 F28335 的最大工作频率是 150M，所以倍频值最大是 5。其中倍频值由 PLLCR 的低四位和 PLLSTS 的第 7、8 位来决定。

　　外部中断

支持8 个被屏蔽的外部中断 (XINT1–XINT7， XNMI)。 XNMI 可被连接至 INT13 或者 CPU 的 NMI 中断。这些中断中的每一个可被选择用于负边沿、正边