微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > 关于ARM9协处理器CP15及MCR和MRC指令

关于ARM9协处理器CP15及MCR和MRC指令

时间:11-24 来源:互联网 点击:
在ARM芯片资料中,针对协处理器CP15的介绍非常少,但是CP15又十分重要,例如在使用MMU编写虚拟地址映射表时,最后的一步重要工作就是要将映射表的基地址存储到CP15的寄存器C2中,还有一些控制的TLB,Cache等访问控制权限等等。。。

在基于ARM的嵌入式应用系统中,存储系统通常是通过系统控制协处理器CP15完成的。CP15包含16个32位的寄存器,其编号为0~15。

访问CP15寄存器的指令

MCRARM寄存器到协处理器寄存器的数据传送

MRC协处理器寄存器到ARM寄存器的数据传送

MCR指令和MRC指令只能在处理器模式为系统模式时执行,在用户模式下执行MCR指令和MRC指令将会触发未定义指令的异常中断。

MCR指令

MCR指令将ARM处理器的寄存器中的数据传送到协处理器寄存器中。如果协处理器不能成功地执行该操作,将产生未定义的指令异常中断。

指令语法格式

MCR{}

,< opcode_1>,,,{,}

MCR{} p15,0,,,{,}

其中,为指令执行的条件码。当忽略时指令为无条件执行。

< opcode_1>为协处理器将执行的操作的操作码。对于CP15协处理器来说,< opcode_1>永远为0b000,当< opcode_1>不为0b000时,该指令操作结果不可预知。

作为源寄存器的ARM寄存器,其值将被传送到协处理器寄存器中。

作为目标寄存器的协处理器寄存器,其编号可能是C0,C1,…,C15。

和两者组合决定对协处理器寄存器进行所需要的操作,如果没有指定,则将为为C0,opcode_2为0,否则可能导致不可预知的结果。

The CRm field and opcode_2 field are used to specify a particular action when addressing registers.The opcode_1, opcode_2 and CRm fields should be zero, except when the values specified are used to select the desired operations, in all instructions which access CP15. Using other values will result in unpredictable behavior. Attempting to read from a non-readable register, or writing to a non-writable register will cause unpredictable results.

使用示例

下面的指令从ARM寄存器R4中中将数据传送到协处理器CP15的寄存器C1中。其中R4为ARM寄存器,存放源操作数,C1、C0为协处理器寄存器,为目标寄存器,opcode_1为0,opcode_2为0。

MCRp15,0,R4,C1,C0,0

MRC指令

MRC指令将协处理器的寄存器中的数值传送到ARM处理器的寄存器中、如果协处理器不能成功地执行该操作,将产生未定义的指令异常中断。

指令语法格式

MRC{}

,< opcode_1>,,,{,}

MRC{} p15,0,,,{,}

参数用法同MCR指令

CP15中的寄存器介绍

Register(寄存器)

Read

Write

C0

ID Code (1)

Unpredictable

C0

Catch type(1)

Unpredictable

C1

Control

Control

C2

Translation table base

Translation table base

C3

Domain access control

Domain access control

C4

Unpredictable

Unpredictable

C5

Fault status(2)

Fault status (2)

C6

Fault address

Fault address

C7

Unpredictable

Cache operations

C8

Unpredictable

TLB operations

C9

Cache lockdown(2)

Cache lockdown (2)

C10

TLB lock down(2)

TLB lock down(2)

C11

Unpredictable

Unpredictable

C12

Unpredictable

Unpredictable

C13

Process ID

Process ID

C14

Unpredictable

Unpredictable

C15

Test configuration

Test configuration

Notes:

1.Register location 0 provides access to more than one register. The register accessed depends upon values of the opcode_2 field. See the register description for details.

2.Separate register for instruction and data .See the register description for details.

寄存器0:ID Code Register

This is a read-only register which returns a 32-bit device ID code

这是一个只读寄存器,它存放微处理器的标识码。

The ID code register is accessed by reading CP15 register 0 with the opcode_2 field set to any value other than 1(the CRm field should be zero when reading). For example:

MRCp15, 0, Rd, C0, C0,0

ID Code内容如下:

Register bits

Function

Value

[31:24]

Implementor

0x41(‘A’,表示Arm公司)

[23:20]

Specification revision

0x1

[19:16]

Architecture version(4T)

0x2(ARM体系版本4T)

[15:4]

Part number

0x920

[3:0]

Layout revision

0x0

寄存器0:Cache type register

This is a read-only register which contains information about the size and architecture of the caches, allowing operating systems to establish how to perform such op

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top