基于国产龙芯GS32I的小系统的硬件设计
一. 引言
目前,嵌入式系统已经渗透到各个领域:工业控制,军事国防,消费类电子产品,网络通信等,但大部分领域的应用都是基于国外各大厂商的嵌入式处理器。在嵌入式领域使用国产芯片,走国产化道路已经成为一个迫切需要解决的问题。目前国内的芯片主要有星光系列、汉芯系列、神威系列、青鸟嵌入式芯片、方舟系列、龙芯系列等,这些芯片各有自己的特点。
本设计采用了龙芯系列的GS32I SoC处理器,探讨并设计如何构造一个小型嵌入式硬件系统,同时兼顾科研与应用两方面的要求,在该平台的基础上可以连接各种外设进行嵌入式算法的实验。该系统经简单修改能方便地应用在军事、工业控制、数据采集等领域。
二. 芯片简介
目前龙芯系列微处理器有龙芯1号,龙芯2号微处理器。龙芯2号集成了桥芯片,采用分离的32位地址/数据总线,因此本设计采用基于龙芯2号的GS32I SoC处理器。
GS32I高集成系统设备,提供了高带宽的存储总线,一个100/125MHz SDRAM控制器和一个SRAM/Flash EPROM控制器;48个GPIO口,其中22个专用,可以多路复用,以便在需要的时候能提供额外的功能;33/66MHz、32位PCI控制器(兼容 PCI2.2);两个10/100M以太网控制器;通用串行总线(USB)主机及装置控制器,两个通用异步收发器,一个AC97控制器,一个PCMCIA 控制器。GS32I处理器内部还实现了与MIPS32兼容的基于TLB的虚拟地址转换单元、例外机制、中断机制、指令控制、时钟产生等功能。GS32I提供了强健的电源管理,有空闲和睡眠两种省电模式,还提供有EJTAG接口,用于系统连续检查。
三. 小系统的设计
GS32I总线采用系统总线(SBUS)与存储器和外部设备通信。SBUS是GS32I处理器内部的36位物理地址和32位数据地址总线。需要高带宽或者需要离CPU近的设备连到SBUS总线,包括存储器控制器(SDRAM, FLASH/SRAM)、32位PCI总线接口控制器、DMA 控制器、USB1.1控制器和以太网控制器。不需要高带宽连接的设备均连至片上外部总线PBUS,外部总线的频率始终是系统总线(SBUS)频率的一半。 PBUS设备包括电源控制单元、中断控制器、时钟定时器、通用I/O、UART、AC97控制器。
1. 系统总体设计
小系统硬件功能框图如图1所示:
图1 总体框图
系统设计包括CPU启动和复位电路以及外部I/O设备的地址扩展;包括FLASH和SRAM在内的存储系统的设计;RS232串口;用于人机交互的4×4小键盘和4位LED数码管,另外还提供了八路开关量的输入/输出、 A/D和D/A转换器以及用来实验和测试的EJTAG接口等。
2. 系统的启动与复位
龙芯GS32I支持16位和32位启动。管脚 ROMSEL和ROMSIZE的状态决定了CPU启动ROM的宽度和类型,此表如下所示:
基于系统国产化的需求,使用免费开放源代码的Linux操作系统便于实现国产化。为了方便其嵌入,本系统设置为32位FLASH启动,即把ROMSEL和 ROMSIZE都置为低电平。启动时,若ROMSEL为低电平,则RCSO#缺省设置为有效,并且对Ox0 1FCO 0000使能,CPU从物理地址Ox0 1FCO 0000地址开始执行程序。因此,FLASH或ROM的起始地址应该通过RCS0#映射到此处。系统复位模块提供GS32I处理器的硬件复位和软复位。当管脚VDDXOK和RESETP#都有正电平跳变时,硬件复位有效,这一般在系统加电时产生。
若电源供电正常,且VDDXOK保持,当RESETP#发生正电平跳变时,软件复位有效。这种复位对一些寄存器,特别是系统控制块寄存器没有影响。复位芯片采用可监视供电电源的低功耗芯片MAX811SU,电路原理如下图所示:
图2 RESET电路
3. 存储系统的设计
GS32I提供了高带宽的存储总线,一个100/125MHz SDRAM控制器和一个SRAM/Flash EPROM控制器。SRAM/Flash EPROM控制器可以支持FLASH 、SRAM、LCD 、PCMCIA和外部I/O设备等。
针对存储容量要求比较低的小型嵌入式系统,SRAM设计为16M bit,FLASH设计为64M bit,已能够满足应用需求。SRAM/Flash EPROM控制器有四个可编程的片选信号RCS0#~RCS3#,本文将RCSO#,RCS1#用于FLASH和SRAM,RCS2#用做对外部I/O设备的地址扩展。
本设计采用了2片Intel公司的28F320C3 FLASH,作为系统ROM区,存放操作系统和用户应用程序;两片ISSI公司的IS61LV51216 SRAM,作为系统RAM区,存放系统数据和用户数据。其中RCS0#用于FLASH的片选信号,与FLASH的CS#连接,RCS1#用于SRAM的片选信号。关于存储器的硬件设计示意图如图所示:
- 基于DSP的广播级数字音频延时器(06-07)
- 脱机视频图象编/解码系统中高速DSP芯片应用方案(07-28)
- 一种基于CAN总线与以太网的嵌入式网关经典设计(09-10)
- 在异步SRAM中实现速度与功耗的完美平衡(01-03)
- 针对微控制器应用的FPGA实现(06-06)
- 数字图像倍焦系统设计与实现综合实例之:系统原理框图(06-05)