微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 嵌入式设计 > 一种改进型surendra背景更新算法的FPGA实现

一种改进型surendra背景更新算法的FPGA实现

时间:06-05 来源:互联网 点击:

4 实验验证

图7(a)为模型飞机在不同运动时刻不同姿态的帧图像;图7(b)为固定阈值背景更新、更新速率为0.875时所提取到的目标飞机;图7(c)为动态阈值背景更新、更新速率也为0.875时所提取到的目标飞机。可见动态阈值能更有效适应动态环境运动目标物体的提取。

本文针对改进型surendra背景更新算法原理的特点,结合硬件描述语言以及RAM存储器,提出了改进型surendra背景更新算法的硬件实现方案,并在FPGA芯片中实现了对运动目标物体的实时提取,提高了对运动目标物体的提取速度,同时也减少了系统资源的占用率,保证了系统的实时性要求。本方法在图像处理中有着广泛的应用前景。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top