基于FPGA和多DSP的高速视觉测量系统的研究

视觉测量技术是建立在机器视觉研究基础上的一门新兴技术，重点研究物体的几何尺寸及物体的位置、姿态等的测量。随着检测节点的增多，视觉测量系统需要处理的数据量也不断增大，对视觉测量系统的测量速度提出了更高的要求，单一的数据处理芯片和顺序的数据处理方式已经无法满足现阶段高速视觉测量系统的设计要求。近几年来，微电子技术和集成电路制造技术的发展，特别是现场可编程门阵列（FPGA）和数字信号处理器（DSP）的发展，为视觉测量系统中测量速度的提高提供了新的解决思路和方法。针对不同的测量目标，设计具有针对性的专用型高速视觉测量系统是视觉测量技术发展的一个必然趋势。

1 整体方案设计

高速视觉测量系统研究的主要目的是基于计算机视觉的方法对空间快速运动目标的几何尺寸、位置及姿态等参数进行测量，并根据上述参数实现对运动目标的快速实时跟踪。针对被测目标高速运动的特点，系统选用Fillfactory公司生产的LUPA1300型高速CMOS图像传感器作为运动目标的图像采集器，全分辨率下图像数据通过16路并行的输出放大器输出，数据传输量达590MPixels/s。图像传感器输出的离散模拟像素数据需要经过高速A/D转换器转换后才能成为图像处理系统能够处理的数字信号。图像处理系统通过对图像数据进行图像去噪、增强、边缘检测、目标提取等处理，从大量的图像数据中提取出被测运动目标的图像特征，通过接口电路将数据传输至决策系统或计算机中。决策系统或计算机根据特征数据产生机械机构的控制信号，控制整个视觉测量系统的运动，实现对高速运动目标的跟踪和检测。本文对高速视觉测量系统的图像采集和数据处理功能进行了研究，设计了一种多通道并行的高速视觉测量系统。该系统采用FPGA和多DSP并行处理相结合的系统结构，充分利用FPGA和DSP在运算速度和数据处理方面的特点，实现对大量图像数据快速实时的数据处理功能。使系统能满足快速运动目标实时、稳定、高速处理的要求。系统整体原理框图如图1所示。

图中，数据采集子系统采用低压差分信号（LVDS）技术解决了并行走线对于电路可靠性的影响及对传输速度和距离的限制。以FPGA为主要功能芯片的图像预处理子系统，主要实现对高速图像数据的灰度修正、平滑去噪、图像锐化等功能，同时还要承担总线控制、帧存控制等任务。基于多DSP并行处理结构的图像处理子系统主要实现被测目标的边缘检测，轮廓、位置等特征信息的提取等功能。这种多DSP的并行处理结构通过总线连接一个容量较大的SDRAM作为全局外部存储器，同时各DSP之间也可通过局部总线进行数据传输，便于流水线式或分布式并行算法的实现。

2 数据采集子系统的设计

根据被测目标高速运动的特点和系统设计的实时性要求，整个系统必须选用高速的图像采集传感器及相应的图像放大和A/D转换电路，实现对高速运动目标的实时图像采集和数据转换。图2为数据采集子系统原理框图。


2.1 LUPA1300型CMOS图像传感器

目前，图像采集方面应用的图像传感器主要有两种：CCD（Charge Coupled Device）图像传感器和CMOS（Complementary Metal Oxide Semiconductor）图像传感器。相比于CCD而言，CMOS图像传感器具有低成本、低功耗、单电压、无拖影、无光晕、片上集成等优点，而其随机读取的特性，在某些情况下可以大大提高图像采集的速率[1]。尽管CMOS图像传感器还存在着电离环境下暗电流稍大、高分辨率、高性能器件有待于进一步发展等问题，但随着固体图像技术和集成电路技术的发展，其应用领域必将逐步扩大。

根据上述的比较和设计的实际要求，本系统决定选用Fillfactory公司生产的LUPA1300型高速CMOS黑白图像传感器作为高速运动目标的图像采集器件。该图像传感器是一种同步式快门的有源像素传感器，具有1 280×1 024像素单元阵列、像素尺寸为14μm×14μm、全分辨率下的帧速可达450帧/秒（开窗情况下帧速可以更高）。其高帧速通过片上集成的16路并行输出放大器实现，每个放大器的像素率均为40MHz，读出顺序从左到右，每一路输出放大器可以驱动10pF的输出电容。图3为LUPA1300型CMOS图像传感器的结构原理图。


2.2 A/D转换电路的设计

根据图像传感器的指标，若每个像素为10位，则图像传感器的传输数据量将达5.9Gb/s(1 280×1 024×450×10)。

数据传输或A/D转换时若采用并行走线的传输方式，无疑会对电路的可靠性产生极大影响，而且传输速度和距离也有极大的限制，以目前的主流存储设备想要达到这么大的数据吞吐量是很困难的。因此,传输过程中必须采取新的传输