基于FFT IP核的数字脉冲压缩系统设计
时间：06-05
来源：互联网
点击：
3 结语
系统采用ADS5500完成14位、60 MSPS的数据采集，并在FPGA中实现1 024点的数字脉冲压缩。设计采用并行流水方式提高工作速度，而块浮点算法则充分保证运算的精度。IP核的复用大大降低硬件规模，从而使整个系统具有高速 度、高精度和低功耗的特点。
- 基于TMS320C6701DSP线性调频信号数字脉冲压缩(05-14)
- 基于FFT IP核的数字脉压处理器的实现(06-05)
- 基于XQ2V1000 FPGA的数字脉冲压缩系统(06-05)
- 脉冲压缩技术简介及其基于FPGA的设计(04-27)
- 基于XQ2V1000 FPGA的数字脉冲压缩系统实(07-01)
- 基于FPGA的快速并行FFT及其在空间太阳望远镜图像锁定系统中的应用(06-21)