基于FPGA的ISA总线/MMи总线接口转换设计
总线广泛应用于计算机、工业生产及各种测试设备。ISA总线为IBM公司推出的基于80286CPU的PC/AT微型计算机用扩展总线标准,MMи总线是俄罗斯国内自行设计的专用测试总线,主要用于程控单元模块与MMи总线之间数据及控制信息的交换。在某型导弹测试设备中,工控计算机采用了ISA总线,而俄制测试设备采用了MMи总线,2种总线数据模式和传输制式不同。本文以FPGA为核心,设计了ISA总线/MMи总线2种总线之间的数据和控制指令转换电路,实际应用证明了该电路的可靠性。
1 ISA总线和MMи总线简介
1.1 ISA总线
ISA(Industrial Standard Architecture)总线是IBM公司于1984年进一步扩充XT总线标准而形成的。ISA总线标准支持24位的地址线、16位的数据线;支持11级中断IRQ3~IRQ7,IRQ9~IRQ12,IRQ14~IRQ15;支持7个DMA传输通道DRQ0~DRQ3,DRQ5~DRQ7;支持主从控制、I/O等待和I/O校验等功能。为了与XT总线保持向下兼容,ISA总线在信号功能的定义和物理接口上均作了特殊的安排,即保持原有的XT总线不变,重新增加一个36线的连接插槽,分成C,D两面,扩充的功能设计在C,D两面的信号线上。其引脚定义如下:
(1)数据总线SD0~SD7。SD0~SD7为8位双向三态数据总线,在芯片和主接口间传输命令、数据和状态。SD7为最高位。
寄存器选择引脚为SA4~SA9,SW DIP-6(板基址011001)和。这些引脚决定转换是否响应I/O周期,当为逻辑低电平且SA4~SA9与6位拨动开关值完全匹配时,内部产生一个片选信号,使转换响应I/O周期。
(2)地址信号SA0~SA3。I/O读写操作时作为转换电路上FPGA芯片内的寄存器选择信号。
(3)读写信号,。写操作中,转换在上升沿锁存数据。读操作中,当有效时,转换模块直接驱动8位数据线。
(4)中断信号INTR。中断状态寄存器某使能中断为真时,INTR有效。对INTR的有效声明没有最小脉宽要求。
(5)I/O通道准备好信号IO CHRDY。IOCHRDY变低,表明当前I/O周期需要被延长。写周期中,当数据从ISA总线上被锁存时IO CHRDY变高。读周期中,数据有效时IO CHRDY变高。进行寄存器读写时IO CHRDY被拉低。IO CHRDY引脚用集电极开路逻辑门驱动,因此此信号会由一个内部上拉电阻上拉至逻辑高电平。
(6)复位信号RESET。RESET信号有效时,触发转换模块,使FPGA硬重肩。
1.2 MMи总线
MMи总线是俄罗斯国内自行设计的专用测试总线,主要用于程控单元模块与MMи总线之间数字及控制信息的交换,其基本技术性能如下:
(1)MMи总线采用异步、字节串行、位并行、双向信息传输方式。
(2)MMи总线采用负逻辑,模块服务请求信号(зOм)和转换结束信号(KПp)除外。低电平电压为0~0.6 V,表示逻辑1(对于服务请求信号зOМ和转换结束信号KПp,逻辑1的电平为2.4~4.5 V);高电平电压为2.4~4.5 V,表示逻辑0(对于服务请求信号зOМ和转换结束信号KПp,逻辑0的电平为0~0.6 V)。
(3)总线上挂接的程控单元模块最多为16个(包括控制器)。
(4)MMи总线中最多包含92根信号线路。一个程控单元模块内所使用的线路最多不超过50根,最少不少于15根。每一个具体的程控单元模块所用的线路数量,可根据此模块的具体技术要求确定。
(5)程控单元模块与MMи控制器间总线电缆的最大长度不应超过1 m。
(6)总线内的信息传输最大速度由程控单元模块与MMи总线的信息处理能力决定,最大不超过100 Kb/s。
(7)总线控制器与程控单元模块间的连接方式有2种:链型连接及星型连接。链型连接总线上的所有装置,包括控制器,都是并行连接的;其中的信号可以单向或双向传输;星型连接总线将MMи控制器与单个程控单元模块一对一地连接到一起,其中的信号单向传输。
(8)MMи总线线路可分以下6类:
数据线:“1 pиM,….8 pиM”线路(数据总线);第1电平地址线——“Aдp.эм”线路(程控模块单元地址);第2电平地址线——“A0…A15”线路(信息寄存器地址);同步线——“ΓT”(准备好),“Пpиeм”(接收),“Bыд”(发送),“Kнп”(传输结束)线路;控制线——“иAэм”(初始化),“эaпycK эм”(触发),“ПOзм”(串行询问),“KOм.1……KOм.16”(控制指令)线路;中断线——“зOм”(请求服务),“Kпp”(转换结束)线路。
程控单元模块从MMи控制器接收的所有指令都是寻址指令。在中断线内,模块服务请求信号“зOм”具有高优先级,转换结束信号“Kпp”具有低优先级。
- 某导弹测试设备电路板智能检测系统设计(05-14)
- 在采用FPGA设计DSP系统中仿真的重要性 (06-21)
- 基于 DSP Builder的FIR滤波器的设计与实现(06-21)
- 基于FPGA的快速并行FFT及其在空间太阳望远镜图像锁定系统中的应用(06-21)
- 3DES算法的FPGA高速实现(06-21)
- 用FPGA实现FFT算法(06-21)