FPGA设计开发软件Quartus II的使用技巧之： 创建工程设计文件

屏幕元素、缩放以及不同的块属性等。

BlockEditor具备以下的功能。

·插入块和基本单元符号。流程图使用称为块的矩形符号代表设计实体以及相应的已分配信号，在从上到下的设计中很有用。块是用代表相应信号流程的管道连接起来的。可以只用流程图进行设计，也可以将流程图与图形单元相结合进行设计。

从块或原理图文件建立文件。在层次化设计中，可以在使用BlockEditor中的Create/Update命令，利用原理图文件中的块建立其他类型的设计文件，还可以从原理图文件本身建立这些设计文件。

4．使用TextEditor设计文件

TextEditor是一个灵活的工具，用于以AHDL、VHDL和VerilogHDL语言以及Tcl脚本语言输入文本型设计。还可以使用TextEditor输入、编辑和查看其他ASCII文本文件，包括为QuartusII软件或由QuartusII软件建立的那些文本文件。

5．使用SymbolEditor设计文件

SymbolEditor用于查看和编辑代表宏功能、宏功能模块、基本单元或设计文件的预定义符号。每个SymbolEditor文件代表一个符号。对于每个符号文件，均可以从包含Altera宏功能模块和LPM函数的库中选择。

可以自定义这些块符号文件，然后将这些符号添加到使用BlockEditor建立的原理图中。SymbolEditor读取并编辑块符号文件和MAX+PLUSII符号文件（.sym），并将它们转存为块符号文件。

6．使用VerilogHDL、VHDL与AHDL设计文件

可以使用TextEditor或其他文本编辑器建立文本设计文件、Verilog设计文件和VHDL设计文件，并在分级设计中将这些文件与其他类型的设计文件相结合。Verilog设计文件和VHDL设计文件可以包含由QuartusII支持的构造的任意组合。

它们还可以包含Altera提供的逻辑函数，包括基本单元和宏功能模块以及用户自定义的逻辑函数。在TextEditor中，使用Create/Update命令（“File”菜单）从当前的VerilogHDL或VHDL设计文件建立块符号文件，然后将其合并到原理图设计文件中。

同样，可以建立代表VerilogHDL或VHDL设计文件的AHDL包含文件，并将其合并到文本设计文件中或另一个VerilogHDL或VHDL设计文件中。

AHDL是一种完全集成到QuartusII系统中的高级模块化语言。AHDL支持布尔等式、状态机、条件逻辑和解码逻辑。AHDL还可用于建立和使用参数化函数，并完全支持LPM函数。AHDL特别适合设计复杂的组合逻辑、批处理、状态机、真值表和参数化逻辑。

7．使用宏功能模块设计文件

Altera宏功能模块是复杂的高级构建模块，可以在QuartusII设计文件中与逻辑门和触发器基本单元一起使用。Altera提供的参数化宏功能模块和LPM功能均为Altera器件结构做了优化。

必须使用宏功能模块才可以使用一些Altera专用器件的功能，例如，存储器、DSP块、LVDS驱动器、PLL以及SERDES和DDIO电路。可以使用MegaWizardPlug-InManager（“Tools”菜单）建立Altera宏功能模块、LPM功能和IP功能，用于QuartusII软件和EDA设计输入与综合工具中的设计。

表5.3列出了能够由MegaWizardPlug-InManager建立的Altera提供的宏功能模块和LPM功能类型。

表5.3 Altera提供的宏功能模块与LPM功能表