MAX706S在DSP系统中的应用
1 引言
对于实际的DSP|0">DSP应用系统特别是产品化的DSP系统而言,可靠性是一个不容忽视的问题。由于DSP系统的时钟频率比较高,因此在运行时极有可能发生干扰和被干扰的现象,严重时系统可能会出现死机。为了克服这种情况,除了在软件上作一些保护措施外,硬件上也必须作相应的处理。硬件上最有效的保护措施就是采用具有监视(Watchdog)功能的自动复位电路。各大公司生产了多种微处理器监控器,用来监测微处理器的运行状态,一旦微处理器失控就强行复位微处理器,引导程序重新运行。
2 MAX706简介
MAX706系列监控器是Maxim公司生产的具有代表性的多功能微处理器监控电路,性能价格比极高。除了看门狗功能外,另外还具有上电自动复位、人工复位以及低电压报警等功能,使用起来非常方便可靠。
MAX706是多功能微处理器监控电路,其中包括MAX706、MAX706P、MAX706R、MAX706S和MAX706T等5个型号,具有上电自动复位、手动复位、看门狗以及电压检测功能。可以满足3 V电源系统和5 V电源系统的需要。在系统上电、掉电、复位按键按下以及电源电压降低的情况下,复位比较器能够保证输出准确可靠的复位信号。其内部的看门狗电路能监视微处理器的运行,当1.6 s内输入信号的状态没有改变时将发出复位信号,MAX706内部还有一个独立的门限检测器,该检测器可以监视另一个电源电压,当该电源电压过低时发出电源故障信号。MAX706具有8引脚DIP、SO和μMAX三种封装形式可供选用。
2.1 MAX706系列主要性能
上电自动复位。电源电压超过复位门限以后,复位低电平维持200 ms;
具有人工复位输入,复位按键弹起后,复位脉冲维持200 ms;
独立的看门狗电路,定时时间为1.6 s;
确保在电源低至1.0 V时,复位输出仍有效;
MAX706为5.0 V电源,低电平复位输出,复位门限为4.40 V;
MAX706P的电源为2.7 V~5.0 V,高电平复位输出,复位门限为2.63 V;
MAX706R的电源为2.7 V~5.0 V,低电平复位输出,复位门限为2.63 V;
MAX706S的电源为3.0 V~5.0 V,低电平复位输出,复位门限为2.93 V;
MAX706T的电源为3.1 V~5.0 V。低电平复位输出,复位门限为3.08 V。
单片机系统的工作电压为5 V,一般选用器件MAX706作为监控电路。DSP系统中主要工作电压为3.3 V,复位信号为低电平有效。综合以上所述,根据电源电压和复位输出信号,在DSP系统中可选用MAX706S作为监控电路。
2.2 MAX706S引脚功能描述
MAX706S采用DIP封装,其引脚排列如图1所示。各引脚功能如下:
MR:人工复位输入。当输入电压低于0.6 V时,复位比较器输出有效的复位信号。
Vcc:电源端。当Vcc低于复位门限电压时,输出有效的复位信号,并且当Vcc 上升至复位门限电压后,复位脉冲维持200 ms。
GND:接地端。
PFI:门限检测器输入端。当PFI端的输入电压低于1.25 V时,PFO端输出低电平。PFI端不用时可与GND端相连。
PFO:门限检测器输出端。当PFI端电压低于比较器门限电压1.25 V时,PFO为低电平,否则为高电平。
WDI:看门狗电路输入端。当WDI端信号维持高电平或低电平的时间超过1.6 s时,看门狗定时器溢出,WDO端输出低电平。WDI端的任何一个跳变都使定时器清零。
RESET:低电平复位输出端。受MR端和Vcc端控制,当MR端电压低于0.6 V或Vcc端电压低于复位门限电压时,RESET输出低电平复位脉冲。
WDO:看门狗电路输出端。当电源低于复位门限或看门狗定时器溢出时,WDO端输出低电平,否则为高电平。
3 监控电路在DSP系统中的应用
DSP系统中监控电路的使用与单片机系统有差别,以下主要介绍在DSP系统中的应用设计及需要注意的问题。
3.1 典型应用设计
在DSP系统中,看门狗有两种接法:其一是将WDO至DSP的NMI;另一种接法是将WDO接至MR。在第一种接法中,WDO变低将驱动DSP的最高级中断NMI进行死机处理。由于DSP系统中一般不在外部使用NMI中断,所以第二种方法比较常用。其原理图如图2所示。图中TMS320VC33的某一信号可以是特定的输出信号。也可以是读写信号,驱动WDI引脚。DSP正常工作时,在1.6 s内驱动WDI引脚,DSP不会被复位。如果DSP出现死机,WDO输出低电平至MR,将RESET引脚拉低,那么DSP将复位。此电路在上电时自动复位,电源电压超过复位门限以后,将产生200 ms的复位脉冲。
3.2 问题的提出与电路改进
开发DSP系统时,必须有DSP开发板和仿真器,实际中可能还需要一些其他外围的元件。仿真器的作用为:将DSP开发板(DSP的JTAG接口)与电脑(并口或USB接口)连接,这样所编写的程序才能写入DSP开发板,以及在计算机上通过软件(CCS软件)调试DSP开发板,开发过程中离不开仿真器。
开发软件时,每次调试程序都必须经过JTAG仿真器将程序装载到开发板中,此装载过程时间可能大于看门狗电路的复位时间(1.6 s)。如果采用图2所示电路,则每次装载程序时会出现仿真器连接错误。其原因是装载过程中看门狗启动,将DSP的复位引脚拉低,导致工作失常。为保证DSP系统调试与工作正常,需对原理图作出以下改进.具体电路如图3所示。在MR与WDO之间加上一个跳针,在每次加载程序时将跳针断开,关闭看门狗功能;正常运行时将跳针短路,即可实现看门狗的功能。电路中也给出了手动复位、上电复位及掉电复位功能的原理图。
- 在采用FPGA设计DSP系统中仿真的重要性 (06-21)
- 基于 DSP Builder的FIR滤波器的设计与实现(06-21)
- 达芬奇数字媒体片上系统的架构和Linux启动过程(06-02)
- FPGA的DSP性能揭秘(06-16)
- 用CPLD实现DSP与PLX9054之间的连接(07-23)
- DSP+FPGA结构在雷达模拟系统中的应用(01-02)