NI高速数字ATE和激励响应特性

为全程延迟，在图7中标出。

图7：使用外部连接解决全程延迟

解决全程延迟和软件延迟的最佳方法是输出与测试开始对应的边沿信号。对于NI 655x而言，数据活动事件提供了这个功能，并且可以输出到外部来触发采集的开始，如图8所示。注意，必须确保信号的回路与数据具有相同的全程延迟。

图8：使用数据活动事件触发从发生信号进行采集

您还可以使用数据活动事件控制响应数据和采样时钟活动边沿的相对延迟。举例而言，您可以将数据活动事件输出到PFI 1上，并路由到PFI 2上，PFI 2可以配置为采集开始触发的信号源，如图8所示。您还可以将发生采样时钟输出到DDC CLK OUT，并将采集采样时钟设置为STROBE。

图9显示了配置和外部路由数据活动事件和采样时钟的LabVIEW程序。标有箭头的函数可以完成所需的额外配置。

图9：使用数据活动事件和输出采样时钟同步发生和采集

如图10所示，采集操作必须在发生操作之前开始，以便确保采集操作在发生操作开始之前，做好接收开始触发的准备。最后可选的步骤是分析采集到的数据，您可以用来得到一个是否通过的简单结果。无需将采集的响应数据进行详细软件分析，下面的小节会讨论如何使用实时硬件比较特性，实现比软件更高效地完成分析。

图10：确保采集已经在发生开始之前就绪，能够接收开始触发信号

实时硬件比较方法

利用板载FPGA完成采集响应数据与预期数据的比较，能够大大提高速度和激励响应程序的可靠性。要开发使用硬件进行响应数据比较的程序，只需要对之前描述的LabVIEW软件比较程序进行少量的改动。

1、在发生环节和采集环节的配置阶段中，使用niHSDIO属性节点，启用NI 655x的硬件比较部分，如图11所示。

图11：使用属性节点方便地启用硬件比较

2、在打开硬件比较之后，波形中的六个逻辑状态开始控制NI 655x操作，而免去使用任何解释函数和分析函数。请参阅表1获得关于六个逻辑状态的更多信息。

3、对于需要更为复杂的出错分析的应用，获取函数可以采集出错数据和错误附近的采样点。对于错误的每个采样，您都可以得到以下信息：

• 包含错误的采样点
• 错误采样点中出错的比特
• 被测设备的预期响应

结合硬件比较中的采样错误缓存属性的属性节点，您可以直接从NI 655x FPGA获得总错误数。图12显示了硬件比较实例，采样错误缓存属性用于获取错误以及在错误发生前后的五个采样的响应数据。通过获取这些信息，您可以完成更为详细的错误分析。

图12：使用采样错误缓存获取错误附近的数据

所有数据比较都是以采样为单位在硬件中完成的，这大大减少了在软件中分析数据所花费的时间。使用硬件比较方法，NI 655x可以方便地编程实现高性能功能测试和其他激励响应的应用。

需要这个硬件比较的完整实例，请参考在线NI开发者园地（ni.com/zone）中的“高速数字实时硬件比较”实例。

特征提取

可以通过将之前所讨论的功能测试实例进行扩展，来完成被测设备的特征提取。举例而言，要得到被测设备的最大时钟速率，应用程序必须修改为从较低的频率开始，对一定范围的采样时钟速率进行扫描。特征提取测试使用之前功能测试所讨论的方法，返回通过/不通过的结果；但是，如果测试通过，就会提高采样时钟速率，并重新运行测试。这些步骤被不断重复直至被测设备无法通过测试。通过测试的最高频率就被解释为被测设备的最大工作频率。

为实现这种类型的特征提取，需要为程序增加一个循环，以便调节所需的测试参数，实现重复测试。NI-HSDIO并不需要在每次循环中都重新配置数字测试仪的所有设置，因此测试之间的重新配置时间可以尽量缩短。图13给出这个代码修改的实例。

图13：增加循环修改参数，完成特征提取

5. 扩展性

由于数字电子设备变得越来越高级，其组件可能包含只有几个管脚的串行设备，也可能包含具有数百个管脚的复杂集成电路。为了测试这些设备，数字测试系统必须扩展其通道数。使用NI-TClk（触发时钟）同步技术，多个NI 655x模块可以方便地在同一个系统中以亚纳秒级别进行同步，测试高通道数设备。举例而言，如果系统需要40个通道，下列程序解释了对多个设备进行同步所需的附加函数。

图14：使用For循环和仪器名称数组有效配置多个设备

每个模块仍然需要使用自己的一套函数进行配置和控制；但是，添加一个简单的For循环可以大大减少所需的编程任务。图14给出了使用For循环和仪器名称数组将发生程序扩展为多模块的实例。在内循环中完成所有设备的配置之后，如图15所示，只需要三个用于配置NI-TClk同步的附加VI。

图15：三个NI-TClk函数实现亚纳秒级别的同步

您还可以使用NI-TClk编