电力电子电路PCB布线的关键技术分析

式中：h为过孔深度，单位为mm，一般h等于板厚，通常为1.4mm~1.6mm；d为过孔直径，单位为mm。对于1.6mm厚、直径为0.4mm的过孔电感为1.2nH。虽然不大，但实际证明它也影响开关IC的工作，特别是在使用MOSFET时。因此，必须使用一输入陶瓷电容为IC解耦，一定要注意该电容应尽可能靠近IC引脚与PCB连接处，并且在该电容与IC引脚焊点之间不能有过孔连接。

事实上增加某些走线的宽度对电路工作可能是不利的。例如，对正输入-正输出buck变换器，从开关节点到二极管的走线电压是变化的。任何带有变动电压的导体，不管它流过电流的大小，只要其尺寸足够大就会形成E型天线。因此，应该减少开关节点处的走线面积，而非增加它。这就是为什么要避免不当的“铜滥”的原因。唯一允许大面积覆铜的电压节点就是接地点或外壳接地点，其它走线（包括输入电源母线）都可能因寄生高频噪声而产生严重辐射效应[10]。

减小电感的最好方法是减小长度，而不是增加宽度。若由于某些原因，走线长度不能进一步减小，则可以通过将电流前行和返回走线并行的方法来减小电感。电感之所以出现是因为它们存储了磁能量，该能量存在于磁场中。反过来讲，如果磁场消失，则电感也消失。通过将两条电流走线平行布置，流过它们的电流大小相等方向相反，从而使磁场大大削弱。这两条平行走线在PCB的同一面上时要靠的非常近。若使用双面PCB，最好的办法是将两条平行走线置于板的两面或者相邻层的相对位置。为加强互耦以消去磁场，这些走线应该尽量宽些。

对于大功率离线反激式变换器，二次侧走线的电感会反射到一次侧，从而极大地增加了一次等效漏感，使效率降低。当要应付较大的电流而需并联多个输出电容时，这种情况就更为严重。但仍可利用消去磁场的方法来减小电感。

从产生噪声的观点上看，对所有拓扑，电感均不处于关键路径，因此不必过多的担心它的布线。但要考虑电感产生的电磁场，它会影响附近的电路及敏感走线，同样会产生问题。因此，在一般情况下，若成本允许，最好使用屏蔽电感来解决这个问题。若条件不允许，应将其置于远离IC处，特别要远离反馈走线[11]。

5 电力电子电路PCB的几个关键走线

在开关转换期间，某些走线的电流会瞬间停止，而另一些走线电流同时瞬间导通，他们均在开关转换时间的100ns之内发生，这些走线被认为是开关变换器PCB布线的关键走线。它们的布线应该宽而短。每个开关转换瞬间，这些走线中都产生很高的di/dt，这个线路都混杂着细小但不低的电压尖峰[6][7]。这主要是由寄生电感产生的电压V=L×di/dt引起的。根据经验，每英寸走线的寄生电感约为20nH。MOSFET比BJT转换速度更高，MOSFET的开关转换时间为10ns~50ns，而BJT一般为100ns~150ns。由于它们在其PCB关键走线中产生更高的di/dt，采用MOSFET开关的变换器将产生更恶劣的尖峰。对1嫉耐走线开关，在30ns的开关转换时间流过1A的瞬态电流，将产生0.7V的尖峰电压。若是3A的瞬态电流流过2嫉耐走线，将产生近4V的尖峰电压。噪声尖峰一旦产生，不仅传递到输入/输出，影响变换器性能，而且还能渗透到IC控制单元，使控制功能失稳失常，甚至使控制的限流功能失效，导致灾难性后果。

噪声尖峰几乎是观察不到的。首先，各种寄生参数一定程度上帮助吸收尖峰噪声。其次，用示波器探头观察时，探头自身10pF ~20pF的电容也能吸收该类尖峰，从而看不到任何显著信息。另外，探头感应了太多空气传播的开关噪声，使观察者难以确定所看到的到底是什么。

对于buck和buck-boost电路，输入电容也处于关键路径中。这意味着在这些拓扑中功率级需要有良好的输入解耦装置。因此，除了功率级所需要的大容量电容外（通常是大容量钽电容或铝电解电容），还应在开关的电源侧与最靠近开关的地端之间接入一小容量陶瓷电容，约0.1μF~1μF。

对于boost和buck-boost电路，输出电容也处于关键路径中。因此，该电路电容和二极管应尽量靠近控制IC，在该电容两端并联一个陶瓷电容是有利的，但要求它不会引起环路不稳定。

对buck电路，应注意虽然要求输出二极管尽量靠近IC/开关，但对输出电容却没有严格要求，这是因为电感的存在使得该路径电流平滑。若用一陶瓷电容与输出电容并联，则只是为了进一步降低输出高频噪声和输出纹波。但该做法并不可靠，特别是对于电压控制模式，当输出电容等效串联电阻（ESR）值变得太小（小于100m ）时，可能造成环路严重不稳定。

对所有拓扑结构，二极管处于关键路径。二极管连接开关节点，并通过节点直接连接到开关IC内部。对开关IC，当