BU-61580芯片与PPC处理器的接口设计与分析

3 BU-61580与PPC755处理器典型接口＼设计
根据PPC处理器设计方案可知，外设配置在CS2／CS3空间使用简单方便，但足不够灵活，并且访问外设的受到最慢外设的限制。这种设计方案不需要BU-61580的应答READY信号，采用BU-61580的8位／16缓冲方式下的零等待方式比较合适。
外设配置在PCI空间可以解决配置在CS2／CS3空间中的问题，但是需要将PCI转换成ISA总线接口。这种设计方案采用BU-61580的16缓冲方式下的非零等待方式，16透明方式及DMA方式比较合适。在实际应用中具体选用BU-61580的16缓冲方式下的非零等待方式，16透明方式及DMA方式要根据具体系统架构来决定选择那种方式，以下对这几种访问方式作进一步的详细介绍。

图2为BU-61580和PPC处理器DMA方式的典型接口电路。当传输的数据量大于64 Kbyte时缓冲方式和透明方式都不能满足要求，由于BC总线控制器和PPC755访问BU-61580不同步，必然会有对内存访问的总线冲突与仲裁问题，如果用PPC755处理器与BU-61580直接用DMA方式进行连接，PPC55的运行效率会受到严重的影响。图2中协处理器解决此问题，协处理器在中断产生后进行给双口RAM写数或者读数，避免了BU-61580芯片内部共享内存访问的竞争，PPC755访问BU-61580协议芯片的数据转换到与协处理器访问双口RAM的数据。这种方法对软件初始化BU-61580芯片RT内存管理比较灵活。

图3和图4为BU-61580和PPC755处理器透明方式和缓冲方式的典型接口电路，两种方式都需要将BU-61580的输出握手信号连接到PPC755处理器的READY信号。透明方式比缓冲方式的优点就是外部缓冲RAM可扩展到64K byte，缺点就是硬件上需要增加物理隔离，同时对外部缓冲RAM的访问需要BU-61580的内存读写控制信号参与。在传输数据量比较少，BU-61580内部的4Kbyte RAM足够用时，可选用16位缓冲器接口方式。
由于BC总线控制器和PPC755访问BU-61580不同步，必然会有总线冲突与仲裁问题，当发生访问共享内存冲突时，硬件上READY信号就会加入自动等待。这两种接口设计方法可以将INT中断信号连接到PPC755处理器的中断控制器上，在中断服务程序中处理数据，但中断对PPC755处理器开销比较大，一般不推荐直接使用。通常采用定时查询的方式，可以利用BU-61580RT提供的全局双缓存存储器管理机制，通过1#配置寄存器的第13位(CURREENT AREA B／～A)来选择激活部分。这样，在任意时刻，有一“激活”的堆栈指针、堆栈区域、查询表以及若干数据块用于1553消息处理，另外一套数据结构处于“非激活”状态。“激活”与“非激活”RAM区域都可被主机程序访问。

4 结束语
本文介绍了BU-61580芯片RT方式下与PPC755的几种存储器接口方式。根据处理器的架构和系统的实际应用对几种存储器接口方式进行了分析说明，文中提出的几种接口方式已经在实际工程产品中得到应用，具有一定的推广和借鉴意义。