BU-61580芯片与PPC处理器的接口设计与分析

摘要：文章简要介绍了MIL-STD-1553总线的接口芯片BU-61580的功能及其特点，重点从硬件方面分析了RT模式下的几种不同的接口方式，具体分析了BU-61580与PPC系列代表处。理器PPC755如何进行硬件设计，如何能比较好的缩短共享内存的仲裁时间问题。
关键词：共享内存；仲裁；存储器接口

BU-61580是美国DDC公司生产的MIL-STD-1553B总线控制芯片，其集1553B总线协议的BC／RT／MT模式与一身，具有双收发器模块、协议处理器部件、存储器管理部件以及与不同微处理器的逻辑接口，内部还集成了一个4k字节的共享RAM。在进行总线通讯时，主机只需要初始化其内部共享RAM中的相关数据结构和需要发送的数据信息，对其内部的寄存器进行适当的编程，就可以自动地完成1553B总线的消息传输任务。对1553B总线的全协议支持以及灵活的使用方式，使得BU-61580在航空工程领域占领了很大的市场份额。PPC处理器是Motorola和IBM共同研发的RISC结构体系，具有高性能和低功耗的特点，主要应用在嵌入式系统中。PPC处理器分为MPC6XX、MPC7XX、MPC7XXX几个系列。
文章以PPC处理器PPC755为例，介绍与BU-61580协议芯片在RT方式下的硬件设计。

1 BU-61580协议芯片简介
1．1 BU-61580功能与特点
BU-61580协议芯片除了具有远程终端(RT)功能外，还可以用作总线控制器(BC)、总线监控器(MT)，其内部功能极强，接口灵活、便于控制，有各种封装形式和供电电压供用户选择，是1553A／B等总线标准应用中较常用的接口芯片。其主要特点有：
a)支持多种总线通讯协议；
b)灵活的处理器／存储器接口；
c)先进的BC特性：重试、可编程时间间隔、帧自动重复；
d)先进的RT特性：非法化指令和忙位可编程，RT可工作在单一消息模式、可选择双缓冲器模式或环形缓冲器模式；
e)先进的MT特性：字监控选择，可选择为同时具有RT和MT功能；
f)单电源供电，体积小，功耗低
1．2 BU-61580与处理器的接口方式选择
BU-61580与处理器或外部存贮器接口非常灵活，可与8位、16位多种处理器接口，需要很少的控制逻辑电路。BU-61580与处理器共有3种接口结构形式：8／16位缓冲方式、16位透明方式、16位直接存贮器存取方式。
8／16位缓冲方式下BU-61580和处理器共享内部4K byte内存，BU-61580内部提供地址线和数据线的物理隔离措施，处理器访问内部4K byte内存时不需要外部增加隔离措施。8位缓冲方式主要应用范围是针对8位处理器，如8051、80186等微处理器。缓冲方式硬件电路简单，要充分利用BU-61580的READY(等待信号)，但在其和处理器共享内存访问时的冲突仲裁的时间大约需3．7us，很大程度上限制了处理器的速度。
16位透明方式下BU-61580和处理器也可以共享内存，不同的是该方式下内存大小可外扩到64K byte，处理器访问64K byte内存时需要在外部增加隔离措施。硬件电路较16缓冲方式复杂，但传输的数据量较大，但仍然存在和处理器共享内存访问时的冲突仲裁的时间大约需3．7 us，很大程度上限制了处理器的速度。16位透明带双口 RAM方式，处理器和BU-61580通过双口RAM的两侧的A口和B口进行内存共享，处理器可全速访问双口RAM，访问的速度受双口RAM的限制。这种方式要求要求处理器访问双口的时间必须小于100ns，这样减少了BU-61580访问内存的冲突仲裁的时间，BU-61580在冲突下仲裁时间大约250ns。16位直接存贮器存取方式下由处理器而不是BU-61580仲裁使用地址和数据线。当BU-61580终端需要访问RAM的时候，它需要通过将／DTREQ(Data Transfer Request)信号变低向CPU请求数据和地址总线。当CPU完成当前指令周期，它通过将／DTGRT (Data Transfer Grant)信号变低来放弃使用中的总线。当ACE采样到／DTGRT变低，它将／DTACK(Data Transfer Acknowledge)信号变低表明ACE已经开始控制总线了。16位直接存贮器存取方式主要弊端是1553终端向RAM传输字或者一组字都必须占用处理器的带宽，处理器使用率低，其优点是可快速传输大量数据(外部RAM需要大于64K byte)。

2 PPC755处理器方案设计
第三代高性能PowerPC处理器PPC755具有并行执行数条指令、简单指令的快速执行、流水线操作等优点，内部最高频率为300MHz，最快单周期可同时执行6条指令，峰值速度约500MIPS／300MHz。图1为PPC755设计方案，Tundra半导体公司Tsi107主桥片提供与PowerPC处理器、PCI外围设备及本地内存之间的系统互连接口。外设接口可配置在CS2／CS3空间，也可以在PCI空间。外设配置在CS2／CS3空间，其访问速度必须以所有外设中最慢外设的参数设置，快速的外设可以加等待时间满足CS2／CS3的存储器参数设置；外设配置在PCI空间，可以有效的将快速外设和慢速外设通过应答信号在PCI空间访问，对于非PCI接口外设，需要将PCI总线接口进行转换。