以较高的开关频率在负载点 (POL) 应用中工作
摘要: Power Clip 33 封装十分新颖,旨在增加同步整流 (SR) 降压应用中的功率密度,同时使用与传统分立式 Power 56 封装相比明显较小的 PCB 面积。 本文详细分析飞兆 Power Clip 3.3x3.3 Dual 是如何实现这一性能的。
概述
本文:
a. 总结了通过 Power Clip 封装实现的电源系统尺寸和电流密度的改进
b. 详细介绍了实现性能提升的 Power Clip 的特性
c. 提供了一对设计示例,展示通过该小占位面积和高频设计实现的总体元件占位面积减少
d. 展示了将 Power Clip 与传统设计在效率、功率损耗、波形、温度和热阻方面进行比较的测量数据。
简介
对电源工程师来说,功率密度 (A/mm2) 是器件选型中的一个重要指标。Power Clip Dual MOSFET 的设计是经过针对性的优化,可为同步降压调节器应用提供异常高的功率密度。
全新的 Power Clip 3.3x3.3 是对优化品质因数 (FOM)的硅技术和增强的散热设计的高效结合。
图1和图2展示这一新产品相较于两个竞争产品的性能。 新 Power Clip 较这两者性能都好。

图1显示,与较大尺寸的 5x6 竞争产品相比,Power Clip 的效率更高。 图1中的散热图片是在测试结束时拍摄的。 较小的 Power Clip 能够以同等的 TJ处理额外的 3 A 负载。

图2显示,与同等尺寸的 3.3x3.3 竞争产品相比,Power Clip 具有更好的效率和温度。 图2中的散热图片是在测试结束时拍摄的。 Power Clip 以低6 °C 的 TJ 温度处理了额外 8 A 的负载。
注意,这一图2评测使用与图1不同的控制器完成,因此 Power Clip 结果略有不同。
图3展示了过去 6 年中测试的一系列飞兆评测板的功率密度的演化。 Power Clip 产品实现的密度是上一代产品的近两倍。

这得益于 PowerTrench®工艺和封装技术的改进。图4展示了 Power Clip 33 MOSFET Asymmetrical Dual MOSFET 设计在负载点 (POL) 或同步整流 (SR) 降压转换器应用中的演化。 Power Clip 33 MOSFET 将一对分立式 MOSFET 的最佳的特性结合到 3.3x3.3 mm 的封装上。

本文通过 Power Clip 33 MOSFET 展示了小尺寸元件解决方案的高频性能(参见图5),以及与传统分立式 Power 56 封装相比带来的效率提升。

Power Clip 33 MOSFET 封装
Power Clip 33 MOSFET 拥有卓越的高频开关操作性能。 关键设计特性是:先进的低 FOM 硅技术,结合一个散热优化的低电感铜夹互连封装。 它拥有最少的占位面积,使其更易于布线设计。
图6展示了封装结构的关键元素。 在这个双晶圆封装中,高侧 (HS) MOSFET 漏极朝下。 低侧 (LS) MOSFET 源极朝下。 从 HS 源极到 LS 漏极的互连通过一个大型铜夹完成。

如图7所示,相对于传统封装设计,比如分立式 Power 33、Power 56 或 Power Stage 56 Dual,寄生电阻和电感实现了大幅性能提升。

最大限度地减少电源路径寄生参数 – 要让一个同步降压电源拥有最优开关速度,必须最大限度地减少高频 (HF) 开关路径中的封装寄生电感;V+ 到 SW 到 GND (图5);并且必须最大限度地减少 V+ / GND 输入电容与 MOSFET 封装引脚之间的物理距离。 Power Clip 设计通过使用一个漏极朝下 HS MOSFET、晶圆之间的铜片夹和源极朝下 LS MOSFET 来实现这一点。 这实现了最小阻抗开关路径,其中在高频电源开关路径中无封装接线。 电源路径中唯一的互连是一个低电感、低电阻的铜夹。
增强的热性能 - 结构还优化了热性能。 典型 PCB 设计上的两个铺铜区域是 V+ 和 GND。 HS 漏极朝下 和 LS 源极朝下的 Power Clip 设计支持封装脚位与这两个铺铜区域之间的大面积连接。 铜夹支持卓越的晶圆与晶圆之间的热耦合。 这个独立于 HS 与 LS 晶圆之外的功率分区使两个晶圆之间具有低 RΘJA 热阻抗。
先进的硅技术 - 在该设计中使用的 MOSFET 技术是屏蔽栅极 PowerTrench® 工艺。 HS 和 LS 都设计有低单位面积电阻或 RSP,(m?/单位面积),以及低栅极电荷或 QGD,硅。 两个 MOSFET 都是极低 FOM (QGD*RSP) 元件。
图8展示了飞兆归一化 RSP和归一化 FOM (QGD*RSP) 的长期改进。 飞兆在这两个参数上都实现了一致的大幅改进。 传导损耗直接与 RDS(ON)成正比,而开关损耗直接与 QGD相关。 对于一个给定 RDS(ON) MOSFET,随着其 FOM (QGD*RSP) 的减少,QGD 和开关损耗也随之减少。 飞兆的设计改进同时降低了两个损耗系数。
通过减少 RSP,飞兆能够为典型的电源系统设计较小的晶圆。 晶圆尺寸越小,栅极电荷 (QG) 和 QGD也就越校 较小的晶圆尺寸也允许使用较小的封装,从而使封装寄生参数减少。 最终得到的是一个
- 用于低成本高效率离线LED驱动器的初级端调节技术(05-14)
- 通过初级端调节满足充电器能效规范(10-29)
- 大功率LED照明恒流驱动电源的设计(10-15)
- 利用低端栅极驱动器IC进行系统开发(12-21)
- 选择高压场效应管实现节能(06-13)
- 确定功率MOSFET的适用性(07-27)
- 婵°倕鍊瑰玻鎸庮殽閸モ晙鐒婇柛鏇ㄥ灱閺嗐儳鈧鎮堕崕鎶藉煝閼测晜鏆滈柛顐g箓閹鏌熺€涙ê濮囬柣鎾规硶閹峰顢橀悢鍛婄暚缂備礁顑呴鍛淬€冨⿰鍛晳闁跨噦鎷�
闂佺ǹ绻堥崝宥夊蓟閻斿憡濯寸€广儱鎷嬮崝鍛槈閺冨倸孝闁汇劎濮甸敍鎰板箣濠婂懐鎳囨繛鎴炴尰濮樸劑鎮¢敍鍕珰闁糕槅鍘剧粈澶愭煙缂佹ê濮囩€规洖鐭傞幆宥夊棘閸喚宀涢悗瑙勬偠閸庢壆绱為弮鍫熷殑闁芥ê顦~鏃堟煥濞戞ǹ瀚板┑顕呬邯楠炲啴濡搁妷锕€娓愰梻渚囧亞閸犳劙宕瑰鑸碘拹濠㈣埖鐡曠粈瀣归崗鍧氱細妞ゎ偄鎳橀幆鍐礋椤愩倖顔忔俊顐ゅ閸ㄥ灚瀵奸幇顔剧煓閻庯綆浜為悷锟�...
- 婵炴垶鎼╅崢鐐殽閸モ晙鐒婇柛鏇ㄥ灱閺嗐儳鈧鎮堕崕鎶藉煝閼测晜鏆滈柛顐g箓閹鏌熺€涙ê濮囬柣鎾规硶閹峰顢橀悢鍛婄暚缂備礁顑呴鍛淬€冨⿰鍛晳闁跨噦鎷�
缂備緡鍣g粻鏍焵椤掑﹥瀚�30婵犮垼鍩栧畝绋课涢鍌欑剨闁告洦鍨奸弳銉╂煕閳哄喚鏀版い鏂垮閹风娀宕滆閺屻倝鏌ㄥ☉妯侯殭缂佹鎸鹃埀顒傤攰閸╂牕顔忕捄銊﹀珰闁规儳鎳愮粈澶愭煕閺傜儤娅呮い鎺斿枛瀹曘劌螣閻戞ê娓愰梻渚囧亞閸犳洟骞撻鍫濈濡鑳堕鍗炩槈閹垮啩绨婚柟顔奸叄瀵粙鎮℃惔锝嗩啅婵☆偆澧楅崹鍨閹邦喚鐭欓悗锝庝簽閻熷酣鏌i妸銉ヮ伂妞も晪绠戞晥闁跨噦鎷�...
- Agilent ADS 闂佽桨鐒﹂悷銉╊敆閻旂厧鏄ョ痪顓炴媼閸炴煡鎮归崶褍鈷旈柍璇插悑缁鸿棄螖閸曞灚顥�
婵炴垶鎸婚幐鎼侇敊瀹ュ绠抽柛顐秵閸わ箓鏌ㄥ☉妯垮闁告瑥绻樺Λ鍐閿濆骸鏁奸柣鐔哥懐閺嬪儊S闂佸憡鑹剧€氼噣锝為幒妤€绀夐柣鏃囶嚙閸樻挳鏌涘⿰鍐濞村吋鍔楃划娆戔偓锝庝簽鐎瑰鏌i姀鈺冨帨缂侀亶浜跺畷婵嬪煛閸屾矮鎲鹃梺鐑╁亾閸斿秴銆掗崼鏇熷剹妞ゆ挾濮甸悾閬嶆煛閸愩劎鍩f俊顐ユ硶閳ь剚鍐荤紓姘辨閻у挷S...
- HFSS闁诲孩鍐荤紓姘卞姬閸曨垰鏄ョ痪顓炴媼閸炴煡鎮归崶褍鈷旈柍璇插悑缁鸿棄螖閸曞灚顥�
闁荤姍鍐仾缂佽鐒︾粙澶愬箻閹颁礁鏅欓梺鐟版惈閻楁劙顢氶幎鑺ユ櫖閻忕偠妫勫鍧楁⒒閸稑鐏辨い鏂款樀楠炴帡宕峰▎绂⊿闂佹眹鍔岀€氼剚鎱ㄥ☉銏″殑闁芥ê顦扮€氭煡骞栫€涙ɑ鈷掗柡浣靛€濋弫宥囦沪閽樺鐩庨梺鍛婃煛閺呮粓宕戝澶婄闁靛ň鏅滃銊х磼椤栨繂鍚圭紒顔芥そ瀹曠兘寮跺▎鎯уΤ婵炴垶姊绘慨鐢垫暜婢舵劕绠垫い鈥抽敪SS...
- CST閻庣敻鍋婇崰妤冧焊濠靛棭鍟呴柕澶堝€楃粙濠囨倵楠炲灝鈧洟鎮$捄銊﹀妞ゆ挾鍠愬▓宀€绱掔€n亶鍎忔い銊︾矌閹叉鏁撻敓锟�
闂佸搫顦€涒晛危閹存緷铏光偓锝傛櫅閻︽粓鎮规担绛嬪殝缂佽鲸绻堝畷妤呭Ω閳哄倹銆冮柣鐘辩瀵泛顔忕欢缍璗闂佸憡鑹剧€氫即濡村澶婄闁绘棁顕ч崢鎾煕濠婂啳瀚板ù鍏煎姉缁瑧鈧綆浜炵€瑰鏌i姀鈺冨帨缂佽鲸绻堝畷婵嬪煛閸屾矮鎲鹃棅顐㈡祩閸嬪﹪鍩€椤掑倸鏋欓柛銈嗙矌閳ь剚鍐婚梽鍕暜婢舵劕绠垫い鈥愁敍T闁荤姳鐒﹀畷姗€顢橀崨濠冨劅闁哄啫鍊归弳锟�...
- 闁诲繐绻愮€氫即銆傞崼鏇炴槬闁惧繗顕栭弨銊╂煕閳哄喚鏀版い鏂垮閹风娀宕滆閺岋拷
婵炴垶鎸稿ú锝囩箔閳ь剙螖閸屾惮鎴﹀Χ婵傚摜宓侀柛鎰级閸曢箖鎮硅閸ゆ牜妲愬┑鍥ㄤ氦婵炲棗娴烽弰鍌炴偣閸パ冣挃闁宠鍚嬬粙澶嬫姜閹殿喚鈽夐梺闈╄礋閸斿矂鎯冮悩绛圭矗闁瑰鍋涜灇闂佸搫鐗滈崹鍫曘€傞锕€鏄ラ柣鏃€鐏氭禍锝夋倶閻愬瓨绀冮悗姘辨暬閹虫ê顫濋崜褏顦梺鐟扮仛閹搁绮崨鏉戦敜婵﹩鍓涢弶浠嬫煟閵娿儱顏х紒妤佹尰缁嬪顫濋鍌氭暏缂佺虎鍘搁崑锟�...
- 閻庣敻鍋婇崰妤冧焊濠靛牅鐒婇柛鏇ㄥ灱閺嗐儲绻涢弶鎴剶闁革絾妞介獮娆忣吋閸曨厾鈻曢梺绯曟櫇椤㈠﹪顢欓崟顓熷珰闁告挆鈧弻銈夋煕濮橆剛澧︽繛澶涙嫹
闁荤姵鍔﹂崢娲箯闁秴瑙﹂柛顐犲劜閼茬娀鏌¢崶銊︾稇闁汇倕瀚伴獮鍡涙偑閸涱垳顦紓鍌氬暞閸ㄧ敻宕规惔銊ノュ〒姘e亾妞わ絽澧庨幏顐﹀矗濡搫纾块梺闈涙閼冲爼濡靛顑芥灃闁靛繒濮甸悵銈夋煏閸℃洘顦峰ǎ鍥э躬瀹曪綁鏌ㄧ€n剛鍩嶉梺鎸庣☉閺堫剟宕瑰⿰鍛暫濞达絽婀辨竟澶愭煛瀹ュ妫戠紒銊ユ健閺屽懘鏁撻敓锟�...