降低从中间总线电压直接为低电压处理器和 FPGA 供电的风险

者有浪涌的系统。最新一代而且通常非常昂贵的 FPGA、ASIC 和微处理器供电电压的最大限制低至中间电源轨的 3%~10%，因此，它们对损害非常敏感，在过压故障时有可能被烧坏。这类故障可能是由开关稳压器的定时错误、输入电压浪涌或制造过程中混入的劣质元器件所造成。所选择的过压保护方法的反应和恢复时间必须非常快，要比传统电路中采用熔丝和 SCR 的方法更精确和更一致。 LTM4641 结合高效的 10A DC/DC 降压稳压器，在一个表面安装封装中含有精确的高速输出过压保护电路，构成了完整的低风险策略，可满足最新任务关键系统这些严格的要求。