1553B总线网络存储器设计方案

加至NIOS II内核中。FPGA内部的工作流程如图3所示。

图3 FPGA内部工作流程

系统平时处于待机状态，当命令帧到来时会引起中断，中断子程即通过altera_avalon_1553B_getframe()解读命令帧的内容，确定是读取还是写入，读取或写入数据的长度，数据的特征作为下次读取的标志，确实无误后，开始读取或写入。

存储器的管理与其他应用中不同的有两点:在每次写入后，必须将写入的数据作一个标志，以方便以后读取;另外，还要计算剩余存储的容量，在下一次需要写入数据时判断是否可以容纳下本次存储。1553B的主结点在使用完毕数据后也需要提供信号来清空存储以释放资源。