基于FPGA的TS流的UDP封装实现　

后，发送双端RAM中的以太网郑

3 系统测试

为验证系统接收数据的正确性及系统运行的实际效果，对系统进行实测。

发送端采用PC机控制调制卡DTA-115产生符合DVB-T标准^[8-9]的调制信号。其中，DTA-115为DekTec公司生产的多制式数字电视调制卡。发射端采用QPSK调制，中心频率为226.5MHz，带宽为7MHz，2K模式，7/8码率，发射功率-3dBm。

数字广播接收系统的数据输出连接至具有MPEG-2解码播放功能的嵌入式平台。单片机设置高频头的对应接收参数，FPGA实现数据处理转发，嵌入式平台实现TS流的解码播放。最后嵌入式平台上测试结果如图7所示。视频流数据可以进行流畅播放。

4 结论

本文利用FPGA实现了集成高频头输出的TS流转换为嵌入式平台可以读取的IP流。系统通过集成高频头接收DVB-T标准[10]广播信号，由高频头完成广播信号的接收，得到TS流数据。利用FPGA实现了高频头输出的突发数据的平滑封装至基于UDP协议的IP数据流。经过测试[11]，基于FPGA的封装模块输出的IP流可以在嵌入式平台播放。

参考文献：

[1]杨知行，王军，王昭诚，等.数字电视传输技术[M].北京:电子工业出版社. 2011.

[2]戴军忠，陈为刚，赵玉冰，等. DTMB数字电视接收机电路设计与实现[J].中国科技论文在线，2014-12-12.

[3]Nguyen TT, Dang KL, Nguyen HV, Nguyen PH. A Real-Time FPGA Implementation of Spectrum Sensing Applying for DVB-T Primary Signal [J]. Proceedings International Conference on Advanced Technologies for Communications, 2013:164-169.

[4]史蒂文斯(W.Richard Stevens).TCP/IP详解卷1:协议 [M].北京:机械工业出版社.2000.4.

[5]Gholami M, Rahimpour H, Ardeshir G, Miar-Naimi H. A new fast-lock, low-jitter, and all-digital frequency synthesizer for DVB-T receivers [J]. International Journal of Circuit Theory and Applications, 2015, 43: 566-578.

[6]丁法珂，基于FPGA的PCM-FM遥测中频接收机设计与实现[J].电子产品世界，2015,6:54-59.

[7]张黎明, 高性能数字接收机FPGA设计[J].电子产品世界，2013,5:40-42.

[8]Torio P, Sanchez MG. Reconciling the ETSI coverage requirements for DVB-T with the ITU-R recommendations[J].Telecommunication Systems, 2014,57:217-222.

[9]DVB Document A122. Digital Video Broadcasting (DVB). Frame structure channel coding and modulation for a second generation digital terrestrial television broadcasting system. v1.3.1 [S]. 2011.

[10]ETSI EN 300 744 V1.6.1 Digital Video Broadcasting (DVB). Framing structure, channel coding and modulation for digital terrestrial television [S]. 2009.

[11]陈为刚，赵干，李思，等. 基于USRP的DVB-T接收机实现 [J]. 电视技术，2014,38(9):155-159.

本文来源于中国科技核心期刊《电子产品世界》2016年第7期第51页，欢迎您写论文时引用，并注明出处。