TMS320VC5402 DSP与串行AD73360 A/D转换器的接口设计
入信号无效,同时AD73360进入节电状态。MCLK为外部时钟输入信号,通常由外部时钟驱动,MCLK进入AD73360之后,首先被分频产生DMCLK(内部主时钟信号),然后由DMCLK分频产生串口时钟信号SCLK,它们的分频因子都是可编程的;SCLK为串口时钟信号,通常作为DSP的同步串口的输入时钟信号;SDI和SDIFS为数据输入和输入帧同步信号,通常用于接收初始化控制字;SDO和SDOFS为数据输出和输出帧同步信号,通常用于输出转换的数据;其余的引脚分别为6路模拟输入、模拟电源和数字电源。AD73360有8个控制寄存器(CRA、CRB、CRC、CRD、CRE、CRF、CRG、CRH),在AD73360工作之前必须对这些寄存器进行初始化。AD73360有三种工作模式:编程模式、数据模式和混合模式。在编程模式下只接收控制字,输出无效的转换数据;在数据模式下,输入的控制字被忽略,输出有效的转换数据;在混合模式下,允许在数据转换过程中接收控制字。
3 McBSP与AD73360接口的硬件设计
AD73360的模拟输入共有四种方式:直流耦合的差分输入、交流耦合的差分输入、直流耦合的单端输入和交流耦合的单端输入。交流耦合的差分输入的连接如图2所示,其中C1和C2起隔直作用,R1、C3和R2、C4分别为一阶低通滤波器,R3和R4的作用是把参考信号引入到输入端,C5为旁路电容。由于用到AD73360的内部参考源,所以初始化时必须使能参考信号(REFOUT)的输出。
McBSP(串口0)与AD73360的连接如图3所示。图中VC5402的McBSP的XF引脚与AD73360的SE引脚和RESET引脚相连,XF信号用于对AD73360进行控制;AD73360的串口时钟SCLK信号作为McBSP的发送信号(CLKX0)和接收时钟信号(CLKR0);McBSP的发送引脚(FSX0)、接收帧同步引脚(FSR0)与AD73360的输入引脚(SDIFS)、输出帧同步(SDOFS)连到一起,使McBSP的发送信号(FSX0)和接收帧同步时钟信号(FSR0)与AD73360的输出帧同步信号(SDOFS)保持同步。AD73360的数据输出引脚(SDO)和输入引脚(SDI)分别与McBSP的数据接收引脚(DR0)和数据发送引脚(DX0)相连。VC5402的定时器对主时钟分频,其输出再经过2分频得到AD73360的驱动时钟信号MCLK,实际上也可由晶振直接产生AD73360的驱动时钟信号MCLK。AD73360的最高输入时钟为16.384MHz,如果DSP主时钟为81.92MHz时,定时器分频因子可设为4。
4 McBSP与AD73360接口的软件设计
与硬件接口相对应的软件设计包括:设置定时器1的分频因子并启动定时器、McBSP的初始化、AD73360的初始化、开始接收并处理数据等。若AD73360的驱动时钟不是由VC5402分频得到,则第一步可以忽略。在串口初始化时,由图3可知,McBSP的发送、接收时钟和帧同步等信号都为输入,因而无需用到McBSP内部的采样和帧同步产生器;由于AD73360的控制字和转换的数据都为16位,所以McBSP应设置为单相位的接收和发送帧同步且传送每个字的宽度为16位。采用中断方式完成数据传送时,对McBSP各控制寄存器的初始化值如下:
RCR1=XCR1=0040h 每帧一个字,字宽为16位。
RCR2=XCR2=0001h 单相位帧同步,无压扩,第一个帧同步后的帧同步不忽略,一位数据延迟。
PCR=0h 发送和接收帧同步,时钟都由外部输入,发送和接收帧同步为高有效,发送和接收数据在
上升沿采样。
MCR1=1h 所有的接收通道被禁止,所需要的通道由RP(A/B)BLK和RCER(A/B)选择。
MCR2=1h 所有的发送通道被禁止且被屏蔽,所需要的通道由XP(A/B)BLK和XCER(A/B)选择。
RCERA=1h,RCERB=0h 仅打开接收通道0,关闭其它通道。
XCERA=1h,XCERB=0h 仅打开发送通道0,关闭其它通道。
SPCR1=1h 使能串口接收,接收中断由RRDY标志触发。
SPCR2=0103h 使能串口发送,发送中断由XRDY标志触发。
McBSP(串口0)的初始化程序(SPSA为子地址寄存器,映射地址为38h;SPDATA为数据寄存器,映射地址为39h)如下:
stm #0000h,SPSA ;子地址寄存器指向串口控制寄存器1(SPCR1)
stm #0000h,SPDATA ;关闭串口接收
DSP TMS320VC5402 串行接口 A D 相关文章:
- 单片式降压型稳压器为DSP提供片内电源排序(01-09)
- 什么是PCI总线?其接口芯片的应用(01-26)
- 功率分配系统(PDS)设计:利用旁路电容/去耦电容(04-29)
- 具有多个电压轨的FPGA和DSP电源设计实例(05-22)
- 具有多个电压轨的FPGA和DSP电源设计实例(二) (05-22)
- 基于DSP和CPLD的移相全桥软开关电源数字控制器(06-02)