逐次比较式ADC 采样频率的选取及应用
时间:11-26
来源:互联网
点击:
为4MHz 和2MHz 时, 其等速加载的控制结果见图4 和图5。 由图4 可见, 由于其f I/O 大于2。 325 MHz,TLC2543 的内部等效电容充电不完全, 因此采样误差较大, 从而控制品质较差。图5 中f I/O 小于2。 325MHz, TLC2543 的内部等效电容充电完全, 保证了其采样误差在1/16 L SB 之内, 因此其控制品质较好。 总 结 通过简化测控系统前向通道的等效模型, 说明了如何控制逐次比较式ADC 的采样频率与等效信号源的输出阻抗匹配, 从而保证ADC 的采样误差在1/16L SB 之内L。并通过实验对比, 验证了其有效性。
采样频率 逐次 比较式 等效模型 时间常数 等效电路 ADCL 模拟输入 下降沿 开关电容 相关文章:
- FPGA工程师应如何挑选ADC和DAC(06-18)
- 解析在PCB设计中采用时间交替超高速模数转换器(01-21)
- 什么是逐次比较型ADC(模数转换器)(01-24)
- 精密逐次逼近型ADC基准电压源设计(03-30)
- ADI实验室电路:16位、100kSPS逐次逼近型ADC系统(02-12)
- 逐次逼近型ADC:确保首次转换有效(02-25)