基于FPGA和高精度ADC的组合导航系统设计

减不小于-20 dB；采用频率100 Hz。

FPGA通过这些内部结构单元的协调工作，来完成对各ADC数据的同步采集，以及与外部处理器OMAP的无缝接口。

4.2 逻辑仿真

根据FPGA内部的逻辑单元结构和功能，在Altera公司提供的QuartusⅡ开发平台中，用VHDL语言对上述逻辑进行了设计，并进行了功能仿真。其设计结果已在该公司的EP1C6得到实现，且性能稳定。

5 结 语

本文提出了基于FPGA和高精度ADC的组合导航系统，该系统具有开发周期短、集成化程度高等特点。软件和硬件均采用编程实现，设计灵活，容易修改，在实际应用中收到良好的效果。通过跑车试验，基于FPGA和高精度ADC的组合导航系统的导航位置精度：水平位置6 m(无DGPS)，5 min 300 m(无GPS信号)；姿态精度：横滚和俯仰角度0.3°～0.5°(有GPS)，0.7°～1.0°(无GPS)；航向角度0.4°(有GPS)，2°(无GPS)。实验证明该设计方案切实可行，达到了预期目的。