逻辑测试笔的分析与制作试题

时间：01-20 来源：互联网点击：

悬空、与其它输入端并联使用、直接或通过电阻与电源相接。

CMOS集成电路使用时不用的输入端不允许悬空，必须按逻辑要求接U_DD或U_SS，否则不仅会造成逻辑混乱，而且容易损坏器件；输出端不允许直接与U_DD或U_SS连接，否则将导致器件损坏。

逻辑相关文章：

基于非线性效应的光学逻辑门研究(08-06)
过程控制和PLC设计指南(06-28)
3V DAC在±10V中的应用(06-21)
大机组MFT硬跳闸回路设计方案(07-20)
基于MSI的N进制计数器设计方法研究(02-01)
不外接电阻的双输入采样保持放大器(03-11)