高速低功耗电流型灵敏放大器的设计

2．2 时序控制电路
该灵敏放大器的时序控制信号包括：预充电控制信号DRP、电流传输信号SP、灵敏放大器使能信号SRCD。在外部看，整个灵敏放大器的时序基于一个GTP_2信号，该信号是由外部时钟CLK产生的同步脉冲，即通过反馈把周期的时钟信号变成一个周期的窄脉冲信号GTP_2，从图3的波形中可以明显看出。用该脉冲代替CLK控制SRAM的读写操作，可以尽可能地减少晶体管的开启时间，从而有效降低了电路的功耗。

由于预充是为放大做准备的阶段，因此预充电控制信号DRP要先于其它所有信号，以便在其它信号到来之前先对电路进行充电。在DRP跳变为高电平之前，电流传输信号SP以及使能SRCD都为低电平，SP为低保证位线高电平已传输至A、B端，而SRCD为低则将平衡管M14开启。当电路进入到放大状态时，DRP变为高电平，为了保证位线电压被充分传输至A、B两端，SP应在DRP跳变后再变为高电平。而在进行信号放大之前，应使SRCD为高，关闭平衡管同时开启尾电流源，并且关断M14一定是在打开隔离管M10和M11之后进行的，因为若立即关断平衡管，放大器两边轻微的失配就会触发正反馈进行工作，从而导致读出结果的错误。因此，信号SRCD可由DRP经过反相器链延迟后形成，同时SRCD应先于SP变高，并且SP的高电平只需持续到下一次预充准备时，即DRP变为低电平时，所以SP可由DRP和GTP_2的反信号相与产生。图4即为控制该灵敏放大器工作的时序电路，由该电路产生的波形如图5所示。

3 仿真结果
本设计采用SMIC 0．13μm数字工艺在HSpice下进行仿真，在位线BL和BL_上各加1个1 pF的电容来模拟大容量SRAM电路中的位线电容，并添加一个六管的存储单元，输出端各加1个50 pF的负载电容，字线WP用窄脉冲控制，仿真时工作电压设为1．2 V，温度为室温。
图6为改进后的电流型灵敏放大器的实际仿真波形。从图中可以看出，在图4时序电路的控制下，灵敏放大器的实际工作过程完全符合上述分析。如图6(a)，在预充电时由于位线被上拉至VDD，所以输出DPN为高电平，而DPU为低电平；放大时，由于存储单元存储的信息为“0”，所以BL一侧对寄生电容放电后电流略微减小进而与BL_侧形成电流差值，之后由正反馈迅速放大，在输出DPN端得到全摆幅的逻辑电平“0”，存储数据被正确读出。图6(b)为存储单元存储信息为“1”时的输出波形，分析同上，最后是在DPU端得到全摆幅的逻辑电平“1”。

改进型电流灵敏放大器的版图如图7所示，面积为82．39μm2。版图设计时特别考虑了器件的匹配性以及布局布线的合理性，尽可能减小寄生效应对电路性能的影响。对该灵敏放大器进行后仿真，结果显示其放大延迟为0．344 ns，平均功耗为102μW。由此可见，本文设计的改进型的电流灵敏放大器可以实现高速低功耗的要求。

在工艺条件及工作电压相近的前提下，将本文的灵敏放大器与文献中提到的几种灵敏放大器在速度和功耗上进行比较，见表2。结果表明，本文提出的改进型电流灵敏放大器无论在速度，还是在功耗上都较其它灵敏放大器更具有优势。速度为0．344 ns，与文献提出的电流型灵敏放大器相比提高了9．47％，比文献所示的放大器则提高了31．2％；功耗则较两者分别降低了64．8％和63％。

4 结语
本文提出了一款改进的电流型灵敏放大器，其优势在于读取速度快，功耗低，并且适合在低压下工作。与文献提出的电流灵敏放大器相比，速度分别提高了9．47％和31．2％，而功耗则降低了64．8％和63％。由于电流型灵敏放大器输入阻抗小，并且本文在原有的基础上加了一对隔离管，使得输出不受负载电容的影响，同时优化了四个核心管的尺寸，进而有效提高了灵敏放大器的速度；此外，对放大器的时序控制电路也做了细致合理的设置，在完成放大的基础上尽量减少管子的开启时间，从而减小静态电流，达到了降低功耗的目的。因此，该灵敏放大器完全满足高速低功耗的需求，更适合低电压，大容量SRAM的应用。