微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 模拟电路设计 > 通用串行总线(USB)电缆隔离器电路 (CN0159)

通用串行总线(USB)电缆隔离器电路 (CN0159)

时间:05-12 来源:互联网 点击:

短路电阻予以代替,以便将其从电路中移除。设计人员应当仔细考虑保护器件选择,包括不需要外部保护到需要全套瞬变抑制器和滤波器元件的各种情况。本应用电路所包括的元件显示了可以使用何种类型的保护。

当电路工作时,会进行包检测,并将数据从隔离的一侧传送到另一侧。图3和图4所示的数据分别以时域数据和眼图形式展示了典型的全速处理情况。在实时数据中,需要注意的特点是包开始时为无源空闲状态,它会转换为受驱J状态,还有处理结束时的包末尾显示为单端0状态,其后是空闲J状态。正是这种自动控制流和这些特殊逻辑状态的处理,才使ADuM4160芯片得以实现,并且是市场上独一无二的。

该电缆设计与上游数据连接完全隔离,可承受最高达2.5 kV的瞬变电压。未来的isoPower?模块将支持最高5 kV医用级电缆隔离。下游端口由上游VBUS1线路供电,应用电路可用的电源限制在500 mA (5 V),这是标准USB端口的最大可用功率,足以运行带100 mA外部负载的ADuM5000。低速、全速和高速外设可以连接到下游端口,但电缆的全速和低速模式必须采用手动方式切换。该设计依赖ADuM5000的内部短路电路来保证安全。

图3和图4所示数据是在USB-IF认证过程中产生的。图3显示一个测试数据包从ADuM4160上游端口传输到主机。需要注意的是前置空闲状态,其中无源电阻网络保持空闲J状态。包的中心是J和K的混合状态。包的右侧是EOP(包结束)标志,它是一个单端0,其后是一个受驱J状态,再转换为空闲J状态。

上游全速信号质量测试参考文件—USB 2.0规范第7.1.11节、第7.1.2.1节。上游全速上升时间测试参考文件—USB 2.0规范第7.1.11节、第7.1.2.2节。上游全速下降时间测试参考文件—USB 2.0规范第7.1.11节、第7.1.2.2节。

图3为全速眼图,显示ADuM4160能够提供充分张开的眼图,远离禁入区域。针对低速评估也获得了类似的数据。

图3. ADuM4160上游端口驱动的全速测试包流量

图4. 显示禁入区域的全速眼图

[附件:通用串行总线(USB)电缆隔离器电路]

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top