为您的转换器选择正确的时钟(1)

摘要：本文分析了用于ADC和DAC的时钟/时钟源/时钟驱动器的特点。

关键词：时钟;精度;纯度

　　了解您的需要、ADC和DAC考虑因素

为数据转换器应用选择时钟源时，首先要了解您的需要。驱动放大器噪声和失真等要求可能较易于确定，如同直流电源的电源抑制比一样。但是，当为数据转换器选择时钟源时，选择范围可能介于微不足道与难以达到之间，甚至不可知。不过，通过简单地拆分问题，用类似于确定驱动放大器要求的方式加以解决，选择时钟源并非很困难。

首要任务是识别应用的重点。

针对不同应用，提出下列问题：

● 宽带噪声是否重要?

● 杂散性能是否重要?

● 采样时间精度是否重要?

● 采样频率精度是否重要?

● 采样相位精度是否重要?

当然还有其他问题需等待，但第一步是确定对性能至关重要的因素。根据以上问题的答案，各方面的重要性有所不同。以下段落将这些问题划分为两个方面，分别涵盖精度和纯度。精度一节集中论述以时间、频率和相位域所需精度为中心的问题，而纯度一节集中论述对信号再现保真度重要的问题。一般而言，无论是将模拟波形数字化还是从串流数字信号源建立模拟波形，这些论述同样适用。

　　精度

采样误差

时间、频率和相位本质上相互关联，很难只讨论一者而罔顾其他两者。不过，大多数要求仅根据应用指定其中某个域。

　　时域

当指定时域内的采样时钟时，通常有两种规格需要关注：孔径抖动和孔径延迟。孔径抖动会导致本底噪声增加，这将在时钟纯度段落中予以讨论。孔径延迟(AD)是用于衡量模拟路径与样本路径之间延迟差异的一项指标，对ADC和DAC均有重要意义。在必须得知准确采样时刻的应用中，孔径延迟很重要，对输入迅速变化的应用尤其如此，此时模拟信号可在短时间内迅速变化。

孔径延迟的重要性有许多原因，主要是由于时钟和模拟信号具有某种形式的同步，而且与其他信号的关系也很重要。在同步信号时，意外的时间延迟会导致数字和模拟信号不能按预期再现，如以下两个应用所示。

在第一个示例中，以两种不同时钟对瞬态事件进行采样，并比较所得结果。一组样本中，信号是在预期时间上采样。另一组中，采样提早半个时钟周期，即AD是时钟周期的-0.5。虽然信号得以精确采样，可以看到，当样本彼此堆叠时，得到的数字信号不同。在ADC应用中这可能很重要，容许时序误差与模拟输入的最大压摆率及容许误差相关，如以下公式所示： 

试举一例，考虑2.048V范围的8位ADC，将同步瞬态事件与63 V/μs的最大压摆率进行数字转换。如果所需精度为1 LSB (0.008 mV)，则孔径延迟必须小于127 ps!

图2眼图显示的是孔径延迟的另一示例。眼图在通信信号内产生，通常与复杂波形相关(例如假想信号I和Q)。其目的是对开放程度最大的眼部中心内的眼图进行取样。如果采样过早或过迟，眼部部分闭合且采样信号较小，出现误差的概率较高。大多数通信系统能够对系统重新定时，确保实现最佳采样，但必须具有足够的余量来涵盖信号链内的预计延迟。

除转换器AD外，其他考虑因素包含PCB(印制电路板)材料和时钟布局。典型PCB布局可能以每英寸150~200 ps的延迟传播时钟信号(假定使用标准FR4材料和50Ω走线)。因此，即使是小型PCB走线，也可增加预期时钟延迟。如果孔径延迟对您的应用很重要，则应注意让时钟长度彼此匹配，并确保时钟和模拟长度也彼此匹配。设计恰当的布局应提供长度和几何形状均匹配的走线长度，同时小心避免大角度和不必要的过孔。当路由模拟和时钟信号时，通常这些线路具有最高优先级，首先接受路由放置。遵循该原则可获得最佳性能。有关路由模拟和时钟信号的细节在指导手册布局段落中详细论述。

　　频域

大多数系统对所使用的各种频率有精度要求。这些要求也适用于类似ADC和DAC这样的采样系统。如果提供给这些系统的采样时钟有频率错误，则会转化成转换后信号的频率(及时间)误差。例如，如果DAC额定具有500 MSPS时钟，产生100 MHz模拟输出，则时钟频率内的任何误差将直接转化成输出频率误差。如果采样时钟关闭100 ppm(百万分率)，则所得模拟输出也会关闭100 ppm。因此在使用数据转换器时，所选择的时钟精度必须匹配DAC的所得模拟输出或ADC的模拟输入。

　　相位域

时钟内的静态相位误差会呈现与上述孔径延迟相同的误差。但在对信号相位信息敏感的应用中，这一点变得很重要。由于固定时间延迟在不同频率下产生不同相位误差，在相位域内，宽带信号将在整个频谱上呈现线性相移。在相位内包含大多数信息的应用中，例如视频和通信，必须考虑这一由时间延迟引起的相移。