TMS320C54xDSP的视频图像采集接口设计与实现
时间:10-13
来源:互联网
点击:
程可分为以下几个步骤:
①等待场开始。
②当场开始信号到来时,C5402进入场处理子程序,开放行中断做好采集一场数据的准备。根据奇、偶场信号可以决定是采集奇场图像还是采集偶场图像。
③当复俣同步信号到来时,C5402进入中断服务子程序,并将图像数据存入扩展的数据存储器中。当一场或一帧图像各行数据都采集完毕后,关闭中断。
2.2 行、场处理
DSP接收到场开始信号后进入场处理子程序中。在场处理子程序中,先确定将要采集的图像的大小并设置采集、编码及发送过程中要使用的参数,然后打开行采集中断INT0,延时一定数目的行周期后退出场处理子程序,进入图像采集阶段。
行采集中断要完成图像采集和其它一些任务。在每行图像采集之间应根据图像大小延时一段时间,以保证采集到的图像位于画面的中心。采集图像时,每隔140ns读取一个A/D转换数据,存入帧缓冲器。由于读取A/D转换结果与写帧缓冲器只用了80ns,因此可以先将图像数据减去128,再存入帧存储器,这样就进行了JPEG编码时就不要执行减128操作了,节约了时间。
结语
本电路成本低、容易实现、占用DSP时间少、能满足黑白电视信号的采集,在合肥工业大学DSP联合实验室研制的便携式准动视频图像压缩系统[2]中得到应用,效果良好。以本电路为基础,使用TI公司的其它高速视频A/D转换器,例如TLC5540或TLC5580,便可构成更高分辨率的视频图像采集系统。
- 基于TMS320C32的直流侧有源电力滤波器(07-18)
- 采用TMS320C6678 DSP进行开关电源的设计(08-12)
- TMS320C6701自动加载及程序烧写的简化设计(10-29)
- 基于DSP的高速AD采集系统设计与实现(10-16)
- TMS320C61416控制FPGA数据加载设计(二)(09-25)
- TMS320C61416控制FPGA数据加载设计(一)(09-25)
