亚微米IC设计挑战
IC Compiler独特的架构能藉由消除彼此的间隔而统一实体设计,同时在最佳化技术、增加良率与时序/信号完整性签证(sign-off)方面,引进创新技术—“延伸实体合成”(XPS)技术。它可延伸实体合成成为整体的配置与绕线,打破目前存在于这一代解决方案之布局、时脉树与绕线间的藩篱,促成统一的实体设计;直接与PrimeTime和Star-RCXT相连,并提供精准的签证(sign-off)数据,在最终阶段促成逐步最佳化。如此便可更直接且能预期签证(sign-off)确认过的最终效能。此一签证(sign-off)导向设计,对整个设计流程具有收敛作用,以提供最快速的结果需时(TTR)。
XPS延伸实体合成成为整体的配置与绕线,打破这些步骤之间的藩篱,使互连延迟可增加,因此实现更积极的最佳化并产生大幅强化的结果。IC Compiler包括许多良率性能设计,例如:良率导向的实体合成、多模与多角最佳化、可识别耗电布局、优先绕线规则、微信道最小化与冗余、时序导向布线、时序导向金属填充、关键区域导向绕线、可识别蚀刻绕线以及将设计意图套用至蚀刻使RET应用更具效率。由于其在最佳化能力、设计者生产力与良率最佳化的诸多优势,特别适合130纳米以下的设计范围;可支持所有Galaxy Design Platform支持的计算机平台,包括执行32位及64位硬件平台的Linux与Solaris操作系统。
目前Galaxy Design Platform中的实体实作是由Physical Compiler、Astro与JupiterXT提供,而IC Compiler则更进一步发扬光大。对于新旧产品是否有自相残杀的疑虑?Synopsys表示,两者并不会有相互取代之虞;未来除了将持续全面支持并加强Physical Compiler与Astro外,并可因应客户需求,协助转移到新一代的实体实作系统。另Synopsys将从2005年6月起,推出生产用的IC Compiler。
瞻前顾后的深亚微米测试—DFT Compiler MAX
随着制程微缩进展的另一项副作用是,数据压缩的问题。Synopsys测试事业部产品行销经理Cy Hay在接受本刊专访时表示,当制程进入130纳米后,会衍生以下原生挑战有待克服:1.制程需加入铜元素,但其腐蚀性会电路造成伤害,甚至引发短路现象;2.高度整合下将使噪声干扰的几率倍增;3.电压分布和功耗的问题;4.有限尺寸上的电路印刷错误;5.随机出现不可预期的错误;6.电路信道更窄小所带来的失误。他表示,这些问题过去未必全然不会出现,只是当制程在进入130纳米后,其发生的机率将是固有0.18微米的10~20倍!实不容轻忽。
自从IBM在1977年率先发表扫瞄测试的方法后,Synopsys随后在1993年开始将此概念发扬光大,相继推出1-Pass Test Synthesis(单次扫瞄测试整合)、TetraMAX ATPG(只要事先输0与1的判别型态,即可自动产业图案供判读)和实体扫瞄整合。而2001年TetraMAX DSMTest的推出是个重要的里程碑,乃针对深次微米所新衍生的制程缺点而创新的测试方法,带有诊断功能。2002年的SoC BIST进一步将自我测试功能内建于其中,对高阶的单芯片进行缜密的侦测,数据压缩量高达1,000倍;由于其容易使用和高侦测品质的特性,SoC BIST已陆续获nVidia、ATi和Toshiba等大厂的采用。
去年,Synopsys更将测试触角伸及良率诊断领域,不仅能纠出传统方法所无法察知的瑕疪,更是贯穿RTL和Adaptive的关键桥梁,彻底打破了三者之间的籓篱。总括这套DFT(Design for test)整合性解决方案所带来的效益如下:1.内建于系统之中,与前端设计流程紧密结合,只须使用同一种语法即可轻松作业;2.仅需牺牲约0.5%的芯片面积,且接口容易使用;3.数据压缩比为10~50倍,可依需要自定,高阶单芯片测试部分甚至可高达1,000倍,可大幅节省记忆空间及测试时间;4.布局上没有拥挤的问题,也不会扰乱时序;5.测试涵盖率达97.23%。
结 语
科技的进步加上消费者导向的市场瞬息万变,导致结果与成本同等重要且彼此关系密切,于是需要系统化解决方案处理如此多变的环境。从RTL一路到芯片的制程中,提供时序、区域、耗电量、信号完整性、绕线力与良率共同一致的最佳化。随着科技的挑战不断倍增,尖端客户与Synopsys的合作促成Galaxy Design Platform的持续演进,并发展出IC Compiler,成为实体设计在效能与生产力方面的关键。
而新一代的DFT整合解决方案—DFT Compiler MAX,可提供单次测试数据量压缩功能,以解决在130nm及更小的制程技术中,所遭遇到的设计及测试挑战。DFT Compiler MAX为Synopsys独特之单次测试整合解决方案的延伸,可提供高达10~50倍压缩率的简易测试数据量压缩,进而在未大幅影响测试成本的情况下,实现涵盖错误范围广大的深次微米(DSM)测试。此解决方案开放地与Syno
- 电流灵敏放大器在存储器性能改进中的设计应用(01-30)
- 新型深亚微米电流灵敏放大器技术设计(01-12)
- 亚微米CMOS电路中VDD-VSSESD保护结构设计(03-23)
- 亚微米CMOS电路中VDD-VSSESD保护结构设计(一)(06-16)
- 亚微米CMOS电路中VDD-VSSESD保护结构设计(二)(08-10)
- 一篇关于IC设计的好文章(09-06)