基于IEEE1149．4的测试方法研究

在这里，有个问题值得注意，数字逻辑“1”与模拟VL电平进行线与操作得到的结果是数字化值“1”，与数字逻辑“1”线与数字逻辑“0”的结果为数字逻辑“0”不同，这主要与器件的实现结构以及其VH、VT和VL三种电青壮年 值及其一茁壮成长SH、SL的结构有关。与美国Corelis公司的Scan Plus数字边界扫描系统进行了对比测试，所测结果完全一样。

3．2　扩展互连测试
　　对图3所示的Delta网络，用本教研室的混合信号边界扫描测试系统测得的数据如表2所示。其中，Z1为电阻，其真实值为9．734 kΩ，测量平均值为9．5367kΩ，绝对误差为－0．1973 kΩ，相对误差为－2．03％。Z2为电阻，其真实值为4．7 kΩ，测量平均值为4．43 kΩ，绝对误差为－0．27 kΩ，相对误差为5．7％。Z3为电阻，其真实值为6．85 kΩ，测量平均值为6．8888 kΩ，绝对误差为－0．038 kΩ，相对误差为0．56％。这里的较大误差是由于程控信号源和数据采集板做得不完善造成的，只要将两者加以完善，就可以达到IEEE1149．4标准规定的要求。
4　结束语
　　本文提出了符合1149．4标准的测试方法，并用本研究室开发的混合信号边界扫描测试系统进行了测试验证。测试结果表明，不但能测量互连元器件是否存在，而且还可测量其元件值（电阻、电容、电感），当然还可扩充到非线性元件。
　　混合信号测试总线是测试数字和模拟信号的起点，但不是解决问题的全部方案。对于小电抗的分立元件，或者高频IC，其测量就较困难。

　

参考文献

1　IEEE std 1149．1－2001．IEEE Standard Test Access Portand Boundary－Scan Architecture．IEEE Standards Board，New York，2001
2　IEEE std 1149．4－1999．IEEE Standard for a Mixed－SignalTest Bus．IEEE Standards Board，New York，19993　K P Parker，JE Mcdermid，S Oresjo．Structure andMetrology for an Analog Testability Bus．Proc．，ITC，1993：309～322
4　谢如彪，姜培庆编著．非线性数值分析．上海：上海交通大学出版社，1984
5　http：／／grouper．ieee．org／1149／4／kllp．html．KLIC．JTAG Analog Extension Test Chip．