准方波谐振电源的谷底跳频问题解决方案v

本文除了简要介绍准谐振电源，还将进一步阐释谷底跳频问题，介绍解决这问题的谷底锁定技术，并分享实验结果支持理论研究的的实际应用案例。

　　准方波信号简介

　　准方波谐振电源通常也称作准谐振电源，广泛用于笔记本适配器或电视电源。这种架构的主要特征就是零电压开关(ZVS)工作，这种技术能降低开关损耗，帮助弱化电磁干扰(EMI)信号。变压器去磁完成后，在电压位于MOSFET漏极节点处存在的电感电容(LC)网络谐振导致的自由振荡(即“谷底开关”)的最低值时导通MOSFET，从而实现ZVS工作。这个网络实际上由初级电感Lp和漏极节点处的寄生电容Clump组成。

　　图1：MOSFET在谷底导通

　　准谐振电源的开关频率取决于负载条件，本质上变化幅度很大。不利的是，负载降低时开关频率增加，导致轻载能效欠佳，因为开关损耗的预算增加了。要改善轻载能效，必须找出方法来将开关频率钳位降至更低。

　　传统准谐振转换器

　　传统准谐振控制器包含内部定时器，防止自激(free-running)频率超过上限。频率限制值通常固定为125 kHz，从而使频率保持在CISPR-22 EMI规范的150 kHz起始点频率之下。下图是带有8 ?s定时器以钳位开关频率的准谐振控制器的内部架构简图。

　　图2：传统准谐振控制器电路图。

　　为了导通MOSFET，不仅要以过零检测(ZCD)比较器来检测谷底，而且8 us定时器还必须已经结束计时(图2)。如果在8 ?s的时间窗口内出现谷底，就不允许MOSFET启动。因此，功率MOSFET的关闭时间只能通过一个自由振荡周期内的不同阶跃(STep)来改变。

　　在低线路电压和高输出负载时，变压器的去磁时间较长，会超过8 ?s：控制器将在第一个谷底导通MOSFET。然而，随着功率需求降低，去磁时间缩短，而当去磁时间缩短至低于8 ?s时，频率就被钳位。在这种情况下，变压器的磁芯将被指示在8 ?s定时器结束之前复位(表示次级端电流已经到零及内部磁场已返回至零)。MOSFET不会立即重启，8 ?s时间窗口会使MOSFET保持在阻断状态，而某些谷底会被忽略。如果输出功率电平使得逐周期能量平衡所需关闭时间降到两个邻近谷底之间，电源将以大小不等的开关周期工作：这就是所谓的谷底跳频。较长的开关周期会被较短的开关周期补偿，反之亦然。在图3中，2或3个周期的第一种谷底开关之后，跟随的是1个周期的第二种谷底开关。谷底跳频现象使开关频率产生很大变化，而这变化会被大峰值电流跳变补偿。而电流跳变导致变压器中产生可听噪声。

　　图3：谷底跳频：控制器频率在两个邻近谷底之间来回跳动

　　单独钳位开关频率可以解决轻输出负载条件下的不稳定问题，但不会改善该特定工作点的能效。因此，传统准谐振转换器中，频率钳位要么涉及跳周期电路，要么涉及频率反走电路。

频率反走

　　频率反走电路通常是压控振荡器(VCO)，在频率钳位时降低开关频率(图4)。通过降低工作频率，开关损耗也得以降低，轻载能效相应改善。然而，在频率反走模式期间，MOSFET导通事件仍然与谷底检测同步：控制器频率在两个邻近谷底之间来回跳动时发生谷底跳频，同样导致准谐振电源中出现可听噪声。

　　图4：带频率反走的准谐振模式

　　这种技术带来的另一项约束就是满载和输入电压较低时最低频率的选择。实际上，频率钳位要求选择较低的最低频率，而且这个值必须高于可听频率范围(通常约30 kHz)。由于这较低的最低频率，初级电感值因而增加以提供必要的输出功率，变压器尺寸也相应地增大。

　　解决谷底跳频问题

　　一种避免谷底跳频问题的新方案，是在输出负载变化时，从某个谷底位置变到下一个/前一个 谷底位置 ，并将控制器频率锁定在所选位置。这叫做“谷底锁定”技术。一旦控制器选定在某个谷底工作，它就保持锁定在这个谷底，直到输出功率大幅变化。实际上，可以通过监测反馈电压VFB来观测输出功率变化。需要计数器来给谷底计数。谷底锁定乃是通过使电源在特定输出负载下能有两个可能的工作点来实现。因此，当输出负载值使逐周期能量平衡所需的关闭时间介于两个邻近的谷底之间时，峰值电流允许增高到足以在下一个谷底找到稳定的工作点。

　　图5：就每个输出负载而言，在2个邻近的谷底中间都有相应的工作点

　　由于使用了这种技术，谷底跳频不稳定问题就不再存在，而且变压器中也听不到可听噪声。

　　这种技术的另一特征是其提供自然的开关频率限制。实际上，每次控制器谷底递增时，频率就以不同阶跃来降低，如图6所示。开关频率的降低取决于自由振荡周期：

(1.1)

　　其中： -Lp是初级电感

　　-Clump包括功率MOSFET漏极处存在的所有寄生电容(输出电容COSS，变压器电容等)

图6描绘了使用带谷底锁定功能的控制器(如安森美半导体