将高性能RF信号链集成至更小空间

空间！有待探索的最后一片疆域,将高性能RF信号链集成至更小空间的解决方案是行业需求也是未来趋势。

日趋小巧紧凑的设备

在实验室里有一台Rohde Schwarz FSIQ频谱分析仪，它的一侧贴着一个标签：“两人抬”。 如果我们让时间快进十年，可能只需要一只手就能拎起一台先进的频谱分析仪。 这虽然有点夸张，但保守地说，肯定不需要“两人抬”。整个行业似乎都在重复这一幕，设备变得越来越小、越来越紧密，或者保持尺寸不变的同时增加更多功能。这增大了设备设计的难度。 更严峻的问题是，冷却风扇却在设备中用得越来越少，这就带来了降低设备功耗和自热的压力。如图1所示，包括现代通信设备在内的设备越来越小巧紧凑。

图1 小巧紧凑的设备

考虑无线收发器的设计方法时，必须尽早决定是否以分立方式构建电路。要实现蓝牙、Zigbee或GPS等常用无线电标准，采用分立方案意义不大。 同样的道理，高度集成的芯片组除了它的本来的应用外，几乎没有其他用处。一般从空间角度考虑，高度集成的芯片组较佳，但往往灵活性不足，而且性能低于采用分立器件实现的电路。这自然引出下面的问题：是否有一个两全其美的解决方案？也就是说，它既有一定的集成度，可以节省空间，同时能为设计人员提供适当的灵活性。

必须考虑RF信号链中典型器件的相对尺寸。现代有源器件，例如IQ调制器、IQ解调器和混频器等，通常采用MLF封装，典型尺寸为16mm2~36mm2。VCO和SAW滤波器相对较大。100mm2的VCO并不罕见，SAW滤波器的表面面积常常达到35mm2。

LO合成技术的演变

基于PLL的频率合成器有两个主要器件：锁相环(PLL)和压控振荡器(VCO)。由于分立VCO的尺寸相对较大，因此IC设计界非常希望将VCO集成到PLL中。

虽然将VCO集成到IC芯片并不是特别困难，但要集成高质量VCO并非易事。 所谓高质量，是指信号的相位噪声或频谱纯度。较低的VCO相位噪声可以改善接收机灵敏度以及发射和接收信号的误差矢量幅度。

图2所示比较多款集成到IC中的VCO相位噪声性能。1MHz偏移时-135dBc/Hz的相位噪声可以与分立VCO的性能相媲美。

图2 多款集成到IC中的VCO相位噪声性能

ADF4350和ADF4351，这些是集成VCO的PLL系列器件。 除了相位噪声非常低以外，这些器件中的VCO库具有完整的倍频程范围。将宽VCO频率范围与一组分频器结合，便可获得137.5 MHz~4.4 GHz的连续工作范围。 对于ADF4351，器件中还有额外的分频器，因此其最低工作频率为35 MHz。

ADF4351 PLL的闭环相位噪声性能如图3所示，VCO工作频率为4.4GHz。 闭环相位噪声由上方的深蓝色曲线表示。随着分频器相继开启，输出频率不断降低；频率每降低一半，相位噪声性能提高6 dB。

图3 ADF4351 PLL的闭环相位噪声性能

VCO库提供一个倍频程的调谐范围，利用分频器阵列实现4.4GHz~35MHz的工作范围。器件尺寸5mm×5mm，主要外部元件包括电源去耦电容和环路滤波器。

VCO和分频器库均集成于片上，剩余的外部器件只有电源去耦电容和外部环路滤波器。因此，集成VCO将能节省相当大的空间。

接收信号链的演变

接收机架构如何演变，以及对这些电路的尺寸有何影响呢？回顾几年前，我们发现，那时的典型分集接收机已经具有一定的集成度。但在混频器的RF侧，LNA和可变衰减器全部是分立器件。混频器的LO则利用外部VCO实现。

现在我们展望几年后的情况，对于大多数应用，带分立VCO的PLL可以由单个集成器件所取代。此外，混频器RF侧的集成度更高。后置LNA放大器与可变衰减器集成在一起。 这可以称作水平集成，即信号链中的相邻器件合并到一个封装中。但是，可以注意到，前端LNA仍是一个独立器件。这是因为，设计LNA的PHEMPT工艺并不是特别有利于与数字步进衰减器集成。

当我们集成分集接收机中的器件时，还有一个选项可以考虑，即所谓“垂直集成”。 如图4所示，我们选择了双通道ADC和双通道ADC驱动器，但使用两个独立的混频器。

图4 中频采样信号链的演变

垂直集成时必须考虑的一个重要因素是器件之间的寄生耦合或泄漏。比如，一个双通道混频器的输入至输入泄漏，值得注意的是泄漏水平随输入频率提高而提高。这是非常典型的现象，因为寄生耦合路径的阻抗随频率提高而降低。所以，混频器的RF侧通常不采用垂直集成方式。就混频器而言，一般都会提供单通道和双通道版本，设计人员可以决定所需的集成度。

近年来，业界热衷于用直接变频或零中频接收机来取代常用的中频采样架构，如图5所示。 零中频接收机利用IQ解调器，将RF信号一步下变频至基带。这种架构最吸引人之处在于，它无