H.264_AVC视频编码变换量化核实现

模块的最高工作频率达到55.8MHz，是未优化前的1.82 倍。4×4整数变换量化核的最高工作频率取各子模块的最低频率，这样其优化后的最高工作频率是55.8MHz，相比优化前的30.7MHz提高了82%。

　　本文对H.264/AVC协议中的4×4整数变换量化核从算法原理到硬件实现进行了分析和设计。采用自顶向下的Verilog HDL设计流程,实现了4×4整数变换量化核硬件功能的优化设计，模块的最高工作频率提高了82%，为H.264/AVC视频编码标准的硬件实现提供了参考。