基于ESL并采用System C和System Verilog的设计流程

的匹配度，能够提供这两种语言之间的有效事务处理级连接。 SystemVerilog接口是一种能够将信号捆绑在一起的结构，并且具有与SystemC接口完全一样的接口方法。通过使用 SystemVerilog基于DPI的服务层，验证引擎可以直接将SystemC接口映射在SystemVerilog接口上，从而可以从 SystemVerilog验证平台中直接调用SystemC事务处理级模型。

例1所示为在参考文献[3]中所述的以SystemC编写的simple_bus的模块接口部分。它描述了接口方法burst_read。而 simple_bus的整个代码可以在任何SystemC 2.x版本的安装版本中找到。但是，simple_bus是如何实现此接口方法的，例如，使用了什么样的总线带宽或使用了哪一类型的仲裁，对于该接口方法 的调用者来说都是不可见的，因此，可以在体系结构开发中很方便地进行改变。

例2所示为simple-bus的一个SystemVerilog接口部分，这个总线可以直接映射到如例1所示的SystemC接口。为了确保 SystemVerilog接口向SystemC成员的正确映射，其实现通过一个SystemVerilog的直接过程接口（DPI）服务层来完成。

这样就可以实现如例3所示的从SystemVerilog验证平台中直接调用SystemC对象的接口方法。

有了这种能力，验证团队就可以充分利用SystemVerilog的验证平台技术来验证SystemC事务处理级模型，并可以使用SystemC事务 处理级模型作为硬件验证流程的参考模型，这点在图4中进行了概略的描述。此外，SystemVerilog功能覆盖和断言可以用于实现完整的由覆盖率驱动 的事务处理级模型的验证解决方案，为SystemC模型提供新型和前所未有的验证能力。

Synopsys的Discovery验证平台是这类集成验证环境最好的实例之一，它同时集成了对SystemC和SystemVerilog的支 持。它提供了高性能的RTL验证，包括仿真和形式分析、体系架构开发以及提供一个对广泛的测试平台所需的基础支持，来处理事务处理级建模的验证。

通过观察目前的SoC设计，我们可以大致了解为什么ESL工具和方法在控制设计成本和帮助准时发布产品方面起到了关键性的作用，并且了解到那些影响到SoC性能和成本的关键性决策是在项目早期通过采用事务处理级建模方法建立的虚拟原型做出的。

SystemC是一种非常适合于创建、仿真和分析设计的事务处理级模型的语言。SystemVerilog是理想的硬件实现语言。SystemC和 SystemVerilog的良好结合能支持混合（事务处理和硬件）模型。此外，这项结合让SystemVerilog的强大验证能力能够在事务处理级模 型的验证工作中充分发挥，而相同的验证平台还可以适用于硬件验证工作。

SystemC和SystemVerilog结合起来提供了当今先进芯片所需的一套从ESL至RTL设计流程的真正的、基于标准的解决方案。通过将 SystemC和SystemVerilog结合到一个单一的验证环境中，可以高效地建立和验证分析体系结构所需要的事务处理级虚拟原型，并在设计工作的 早期开发内嵌的软件。