微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 模拟电路设计 > ADI集成带通滤波器的高中频采样接收机前端

ADI集成带通滤波器的高中频采样接收机前端

时间:09-25 来源:互联网 点击:

电路功能与优势

图1中的电路是基于 ADL5565 超低噪声差分放大器驱动器和 AD9642 14位、250 MSPS模数转换器(ADC)的窄带通接收机前端。

三阶巴特沃兹抗混叠滤波器基于放大器和ADC的性能和接口要求而优化。滤波器网络和其它组件引起的总插入损耗仅有5.8 dB。

整体电路带宽为18 MHz,通带平坦度为3 dB。采用127 MHz模拟输入时,测量得到信噪比(SNR)和无杂散动态范围(SFDR)分别为71.7 dBFS和92 dBc。采样频率为205 MSPS,因此中频输入信号定位于102.5 MHz和205 MHz之间的第二奈奎斯特频率区域。

电路描述

该电路接受单端输入并使用宽带宽(3 GHz) Mini-Circuits TC2-1T 1:2变压器将其转换为差分信号。6 GHz差分放大器 ADL5565 以6 dB的增益工作时,差分输入阻抗为200 Ω;以12 dB的增益工作时,差分输入阻抗为100 Ω。它还提供15.5 dB的增益选项。

ADL5565是 AD9642的理想驱动器,通过带通滤波器可在ADC中实现全差分架构,提供良好的高频共模抑制,同时将二阶失真产物降至最低。根据输入连接的不同,ADL5565提供6 dB或12 dB的增益。本电路使用12 dB的增益来补偿滤波器网络和变压器的插入损耗(约5.8 dB),总信号增益为5.5 dB。

图1. 14位、250 MSPS宽带接收机前端(原理示意图:未显示所有连接和去耦)增益、损耗和信号电平在127 MHz输入频率下测得

1.5 dBm的输入信号在ADC输入端产生1.75 V p-p满量程差分信号。

抗混叠滤波器是采用标准滤波器设计程序设计出的三阶巴特沃兹滤波器。选择巴特沃兹滤波器是因为它具有通带平坦度。三阶滤波器产生的交流噪声带宽噪声比为1.05,可以借助多款免费滤波器程序进行设计,例如Nuhertz Technologies Filter Free或Quite Universal Circuit Simulator (Qucs) Free Simulation等。

为了实现最佳性能, ADL5565 应载入200 Ω的净差分负载。15 Ω串联电阻将滤波器电容与放大器输出隔离开,100 Ω电阻与下游阻抗并联,当加入30 Ω串联电阻时可产生217 Ω的净负载阻抗。

5 Ω电阻与ADC输入串联,将内部开关瞬变与滤波器和放大器隔离开。

2.85 kΩ输入阻抗由可通过 AD9642 网页上下载的电子表格确定。只需使用目标中频频率处于中心时的并联跟踪模式值。电子表格同时给出实值与虚值。

三阶巴特沃兹滤波器采用源阻抗(差分)为200 Ω、负载阻抗(差分)为200 Ω、中心频率为127 MHz和20 MHz的3 dB带宽设计而成。标准滤波器设计程序计算出的值如图1所示。由于需要较大的串联电感,1.59 μH的电感被降为620 nH,并且0.987 pF的电容按比例提高到2.53 pF,因此保持127 MHz的谐振频率不变,使元件值更真实。

图2. 开始三阶差分巴特沃兹滤波器的设计,ZS = 200 Ω,ZL = 200 Ω,FC = 127 MHz,BW = 20 MHz

第二并联电容的值减去ADC的2.5 pF内部电容,得到37.3 pF的值。该电路中,电容位于ADC附近,以减少/吸收电荷反冲。

为最终滤波器无源元件选择的值(经实际电路寄生效应调整后)显示在图1中。表1总结了系统的测量性能,其中3 dB带宽为18 MHz,以127 MHz为中心。网络的总插入损耗约为5.8 dB。图3所示为频率响应;图4所示为SNR和SFDR性能。

表1. 电路的测定性能

性能规格:-1 dBFS (FS = 1.75 V p-p),采样速率 = 205 MSPS

最终结果

中心频率

127 MHz

通带平坦度(118 MHz至136 MHz)

3 dB

SNRFS at 127 MHz

71.7 dBFS

SFDR at 127 MHz

92 dBc

H2/H3 at 127 MHz

93 dBc/92 dBc

总增益(127 MHz)

5.5 dB

输入驱动(127 MHz)

0.5 dBm (-1 dBFS)

图3. 通带平坦度性能与频率的关系

图4. SNR/SFDR性能与频率的关系,采样速率 = 205 MSPS

图5. 采用带通滤波器的一般差分放大器/ADC接口

滤波器和接口设计程序

本节介绍放大器/ADC与带通滤波器接口设计的常用方法。为实现最佳性能(带宽、SNR和SFDR),放大器和ADC应对一般电路形成一定设计限制。

1. 放大器必须参考数据手册推荐的正确直流负载,以获得最佳性能。
2. 放大器与滤波器的负载间必须使用正确数量的串联电阻。这是为了防止通带内的不良信号尖峰。
3. ADC的输入必须通过外部并联电阻降低,并使用正确串联电阻将ADC与滤波器隔离开。此串联电阻也会减少信号尖峰。

图5所示的一般电路适用于大多数高速差分放大器/ADC接口,并作为带通滤波器的基础。此设计方法倾向于利用大多数高速ADC的相对较高输入阻抗和驱动源(放大器)的相对较低阻抗,将滤波器的插入损耗降至最低。

基本设计流程如下:

1. 设置外部ADC端接电阻RTADC ,使得和 RADC的并联组合介于200 Ω和400 Ω之间。
2. 根据经验和/或ADC数据手册建议选择RKB ,通常介于5 Ω和36 Ω之间。r> 3. 使用下式计算滤波器负载阻抗
ZAAFL = 2RTADC || (RADC + 2RKB)

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top