高速差动基架的设计秘诀

迹而另一条则长 16.2 迹由此产生的共模噪声可能会在系统内产生电磁干扰。

为了减少不必要的共模噪声，差动双绞线内的两条导线应该长短相若，亦即尽量令导线的长短保持一致。

图 13：采用不平衡双绞线所产生的接收器输入共模噪声
秘诀11：带电插入支援

部分应用方案的系统停机时间不能太长。对于这些应用方案来说，将插卡插入正在带电作业的总线是有其实际上的需要。只要采用冗余逻辑电路卡及互连 (系统) 或可以容错的系统，便可支持带电插接。BLVDS 技术可以令数据传输系统性能更可靠、容错能力更高，容许插卡插入正在带电作业的总线。对于某些应用方案来说，这是一个优点，因为系统可以完全无需增加额外路径，有助减低系统成本。

BLVDS 技术利用差动讯号传输方式，透过其固有的共模抑制功能，为数据提供保护。当插卡插入正在带电作业的总线时，线路便增加一个电容负载。传输的讯号必定会增加这个负载电容的负荷。当电容的电荷增加，讯号电平便会下降。由于数据以差动方式传输 (A-B)，因此会产生共模电压调变，不会影响数据。接收器不会接纳共模电压，而 GTL 或 BTL 则采用低振幅的单端传输方式，因此共模电压调变是这类传输方式需要面对的大问题。对于 GTL 或 BTL 来说，电压若下降至临界水平，会破坏数据的完整性，因此压降的时间应足够长，令接收器可以作出反应。

进行的测试包括将插卡插入正在带电作业的基架，以及利用 MB100 BERT 系统监测错误。有关测试均在设有 18 条插槽的基架上进行，而测试进行时 TX 插在第 11 插槽内，而 BERT 测试机的监测用 RX 则放于第 12 插槽。插卡则插入第 1、10、13、及 18 插槽内。带电插接期间，并无错误检测出来。

我们利用单触发捕捉器 (single-trigger capture) 及单端探针将静态信道带电插入故障事件捕捉在示波器上 (100mV/div 的第 1 条电路)。差动探针 (100mV/div 的第 2 条电路) 则负责监视静态信道。图 14 显示差动噪声容限仍能维持，而有关事件只是一次共模调变。

图 14：带电插入示波器所显示的波形

为了确保带电插入取得最好的效果，线头负载必须保持平衡，而且两条导线一旦与作业中的总线接上，必须产生相同的电容负载。

秘诀 12：讯号品质

测试时我们必须检查距离驱动器最远的接收器，以确保讯号的品质。量度目视图形时必须使用 PRBS 图，以确定符号相互干扰 (ISI) 所造成的影响。驱动器的边缘速率在这个位置减速时减得最慢，而此时目视图形会关闭。不同应用方案需要不同的讯号质素，但眼孔开得越大越好。我们必须查看最远的接收器位置，以确保讯号质素符合指定数据传输率的规定，同时也必须利用目视图形检查符号相互干扰以及最后的颤动波幅。

图 15：DS92LV090A，18 插槽，满载，TX@1，RX @ 18 输入接脚，200 Mbps，PRBS15，差动探针 P6247，HP5472OD 示波器，200mV/div, 1ns/div。

建议 13：讯号品质 (要点重温)

最接近有源驱动器的接收器位置也应再次检查。这个位置的边缘速率最快，线路的传输效果会最差。由于位置的关系，检查这些讯号比较困难，但仍值得作这样的尝试。若要确保量度准确，必须紧记采用高频宽、低电容的差动探针。
越靠近驱动器，线路传输效果便越差，因为这里的讯号边缘速率最快。

总结

BLVDS 技术的出现带我们进入高效能多点传输基架的年代。多点传输配置确保所有插卡可以在最少互连的情况下互相通讯，因此是一种效率非常高的总线。但这个优点也有其局限。主要线路所余下的线头会影响传输线路的讯号品质。此外，这是一种双向的通讯方式，但只需半双工的支持。

对于多点传输基架来说，BLVDS 技术远较上一代的技术优越。数据传输率可以高达 100 至 400 Mbps 以上，比采用 BTL 或 GTL+ 的应用方案快四倍，更比 TTL 驱动器应用方案快 10 倍，不可谓不惊人。由于采用了低电流的导引驱动器、CMOS 技术、以及通用的低电压供电导轨，因此功率消耗可大幅减少。终端装置必须装设，以便提供入射波交换及提高数据传输率，以免产生反射，以及将整条输出电流路径连成一圈。在一般情况下均无需特别的终端装置电压导轨 (BTL 只需 2.1V，而 GTL+ 则只需 1.5V)。这个优点可大幅精简终端装置的设计，使总线的两端只需加设一个被动式表面贴着电阻。以前采用单端总线时往往需要两个专用插槽供有源终端装置使用。现在采用 BLVDS 的应用方案甚至可以腾出这两个专用的插槽。带电插接也可获得支持，因为带电插接事件会在总线上产生接收器排斥的共模调变。

简言之，BLVDS 技术可确保主流多点传输基架应用方案如数据通讯、电讯、因特网服务供货