微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 模拟电路设计 > 时域时钟抖动分析(上)二

时域时钟抖动分析(上)二

时间:09-29 来源:互联网 点击:

位噪声必需非常低或者带宽有限,较为理想的情况是通过一个很窄的带通滤波器。否则,由系统时钟带宽设定的整合上限会极大降低 ADC 的 SNR。

  

  

  

  结论

  本文介绍了如何准确地估算采样时钟抖动,以及如何计算正确的上下整合边界。“第 2 部分”将会介绍如何使用这种估算方法来推导 ADC 的 SNR,以及所得结果与实际测量结果的对比情况。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top