基于CMOS振荡器技术的硅频率控制

摘要：高精度、低噪声和低功耗的无晶体固态振荡器技术让频率控制器件可以通过常见的 CMOS 技术被移植到最低成本的架构中。尽管其固有的 Q LC tank 较低，但创新的设计达到了与业界标准晶体或MEMS振荡器相媲美的性能。该白皮书详细地描述了创新的技术打破石英占领多年市场的局面。

由于有了高精度、低噪声和低功耗的 CMOS 振荡器，所以频率控制器件可以采用成本最低的架构，并用全硅解决方案构成频率源。不过，CMOS 技术不能实现高 Q(品质因数)组件。例如，一个集成的电感器的品质因数(Q-factor)在10 到 20 之间。但是，CMOS 技术支持高频振荡器设计。所以在 CMOS 振荡器中，品质因数-频率(Q-f)之积很高。因此，尽管与 MEMS 振荡器和晶体振荡器相比，CMOS 谐振器的品质因数很低，CMOS 振荡器仍能实现低噪声。由于不同技术的品质因数-频率之积相同，所以采用不同技术的产品的性能是类似的。尽管由于采用 CMOS 工艺而对应的品质因数很低，CMOS 振荡器仍能提供与晶体振荡器及 MEMS 振荡器类似的性能，并且，由于采用了全硅工艺， CMOS 振荡器的成本是最低的。对 CMOS 振荡器而言，剩下的挑战就是最大限度地降低频率漂移，并实现高频稳定性，本文将探讨这些问题。　　

CMOS 振荡器的频率漂移

CMOS LC 振荡器(LCO)的自然谐振频率为：　　

其中 L 为净振荡回路电感，C 是净振荡回路电容。由于在电感器和电容器中有电阻性损耗，所以实际的谐振频率由以下等式给出：　　

其中 R_L 和 R_C 分别是电感线圈和电容器中的损耗电阻。这两个电阻都有自己的温度系数。典型情况下，R_L 比R_C 大得多。因此，上面的等式可以简化为：　　

R_L(T) 导致温度引起的频率漂移，该频率漂移是负的，而且曲线向下凹陷。

设计方法

如果损耗电阻 R_C是有意引入到振荡回路电容 C 中的，那么电感线圈中的损耗电阻 R_L 引起的频率漂移就可以消除。这一结论导致了无源补偿方法的出现，即：使用有损耗的电容，以补偿电感线圈因温度变化引起的频率漂移。这种方法已经使 CMOS 振荡器在 -20℃至 70℃的温度范围内、所有工作条件下和整个生命周期内，实现了不到 ±100 ppm 的总体频率稳定度，同时消耗不到 4mW 功率。图1 显示了 40 个器件的频率稳定度，这些器件是从生产测试流程中随机选出的。随着温度的变化，所有器件的频率误差都未超过 ±75 ppm。　　

LC 振荡器架构

LC 振荡器的谐振频率为 3 GHz，以提高电感器的品质因数。在振荡回路中引入了一个有损耗的电容，与电感线圈的损耗匹配，因此该 LC 振荡器的电感线圈引起的温度系数(TCf)可以消除。这种方法实现了温度系数的无源补偿，因此最大限度地降低了功耗，同时与采用有源补偿电路相比，还降低了噪声。可编程薄膜电容器阵列(Cf[X:0])用来通过相应的开关 TR[X:0]，微调工艺变化引起的偏移，如图 2 所示。其余的频率可编程薄膜电容器阵列(Cf[Y:0])包括与每个电容器串联的电阻器(RC[Y:0])，以便能通过开关 TC[Y:0]，有意将损耗引入电容网络。可编程分频器阵列对 LC 振荡器的谐振频率分频，以使该器件能支持从 1 MHz 到 200 MHz的频率。系统架构中包括一个可编程整数分频器阵列和非易失性存储器(NVM)，以存储微调、补偿和配置系数。

封装引起的频率漂移

图 3 中所示的未封装 LC 振荡器硅芯片容易受到几种影响，从而引起频率漂移，导致较低频率时的稳定性问题。

例如，意外的电磁辐射可能导致自谐振频率变化。光照可能产生光子电流，从而在偏置电路中引入不希望的偏移。此外，还存在来自电感线圈的边缘磁场(B)和来自净振荡回路电容的电场(E)，如图 4 所示。

芯片辐射的边缘电磁场可能被封装或芯片周围环境所扰乱，从而引起频率漂移。参见图 4，从电感线圈辐射出的 B 磁场可能延伸到封装之外。因此，如果该磁场被一种可渗透的材料改变，或者终止于一种金属处，那么频率就会漂移。类似地，器件的杂散 E 电场会产生寄生电容。封装模制复合体的介电常数有任何改变，都会引起频率漂移。如果听之任之而不加以控制，那么每种机制都能引起超过数百 ppm 的频率漂移。

法拉第屏蔽和频率稳定性

为了克服封装及周围环境引起的频率漂移，人们开发出了一种低成本、晶圆级后处理方法(法拉第屏蔽)，该屏蔽在芯片顶部和封装之间充当压力缓冲器。法拉第屏蔽控制并终止边缘电磁场，从而使硅芯片能在晶圆上接受测试，并能用几乎任何组