电子基础（2）：运算放大器是否可以用作比较器

运算放大器和比较器乍看似乎可以互换，实际上，两者还是存在一些重要差异。比较器用于开环系统，旨在从其输出端驱动逻辑电路，以及在高速条件下工作，通常比较稳定。运算放大器的用途不同于比较器，过驱时可能会饱和，使得恢复速度相对较慢。施加较大差分电压时，很多运算放大器的输入级都会出现异常表现，实际上，运算放大器的差分输入电压范围通常存在限制。运算放大器输出也很少兼容逻辑电路。

　　但是仍有很多人试图将运算放大器用作比较器。这种做法在低速和低分辨率时或许可行，但是大多数情况下结果并不理想。单靠参考运算放大器数据手册不能解决将运算放大器用作比较器的所有相关问题，因为运算放大器设计的目的并非用作比较器。

　　最常见的问题是速度（之前已经提到过）、输入结构的影响（保护二极管、FET放大器的相位翻转等）、输出结构（并非用于驱动逻辑电路）、迟滞、稳定性，以及共模效应。

　　速度考虑因素

　　大多数比较器速度都很快，不过很多运算放大器速度也很快。为什么将运算放大器用作比较器时会造成低速度呢？

　　比较器用于大差分输入电压，而运算放大器工作时，差分输入电压一般会在负反馈的作用下降至最低。当运算放大器过驱时，有时仅几毫伏也可能导致过载，其中有些放大级可能发生饱和。这种情况下，器件需要相对较长的时间从饱和中恢复，因此，如果发生饱和，其速度将比始终不饱和时慢得多。

　　过驱运算放大器的饱和恢复时间很可能远远超过放大器的正常群延迟，并且通常取决于过驱量。由于仅有少数运算放大器明确规定从不同程度过驱状态恢复所需的时间，因此，一般说来，有必要根据特定应用的具体过驱情况，通过实验确定放大器的特性。

　　对这类实验的结果应持谨慎态度，通过比较器（运算放大器）的传播延迟值（用于最差条件下的设计计算）应至少为所有实验中最差值的两倍。

输出考虑因素

　　比较器的输出端用于驱动特定逻辑电路系列，运算放大器的输出端则用于在供电轨之间摆动。

　　通常，运算放大器比较器驱动的逻辑电路不会共用运算放大器的电源，运算放大器轨到轨摆动可能会超出逻辑供电轨，很可能会破坏逻辑电路，引起短路后还可能会破坏运算放大器。

　　有三种逻辑电路必须考虑，即ECL、TTL和CMOS。

　　ECL是一种极快的电流导引逻辑系列。基于上述原因，当应用中涉及ECL的最高速度时，运算放大器不太可能会用作比较器，因此，通常只需注意从运算放大器的信号摆幅驱动ECL逻辑电平，因杂散电容造成的额外速度损失并不重要。只需采用三个电阻即可。

　　图中选用了R1、R2和R3，当运算放大器输出为正值时，栅级电平为–0.8 V，当输出较低时，栅级电平为–1.6 V。ECL有时候采用正电源而不是负电源（即另外一个供电轨接地），

　　采用的基本接口电路相同，但是数值必须重新计算。

　　虽然CMOS和TTL输入结构、逻辑电平和电流差别很大（尽管有些CMOS明确规定可以采用TTL输入电平工作），但由于这两种逻辑电路都在逻辑0（接近0 V）和逻辑1（接近5 V）时工作，因此非常适合采用相同的接口电路。

　　最简单的接口采用单个N沟道MOS晶体管和一个上拉电阻RL。用NPN晶体管、RL，外加一个晶体管和二极管也可以组成类似的电路。这些电路简单、廉价且可靠，还可以连接多个并联晶体管和一个RL，实现“线或”功能，但是0-1转换的速度取决于RL值和输出节点的杂散电容。RL值越低，速度越快，但是功耗也会随之增加。通过采用两个MOS器件、一个P沟道和一个N沟道，可以组成一个只需两个器件的CMOS/TTL接口，每种状态下都没有静态功耗。

　　此外，只需改变器件的位置，就可以设置成反相或同相。但是，当两个器件同时打开时，开关过程中势必会产生较大的浪涌电流，除非采用集成高通道电阻的MOS器件，否则就可能需要使用限流电阻来减小浪涌电流的影响。该图和图3中的应用所采用的MOS器件栅源击穿电压VBGS在每个方向都必须大于比较器的输出电压。MOS器件中常见的栅源击穿电压值VBGS 》 ±25 V，这一数值通常绰绰有余，但是很多MOS器件内置栅级保护二极管，会减小这一数值，所以这些器件不应采用。

输入考虑因素

　　对于用作比较器的运算放大器，还需考虑与其输入相关的多种影响因素。工程师对所有运算放大器和比较器做出的第一级假设是：它们具有无穷大的输入阻抗，并且可视为开路（电流反馈（跨导）运算放大器除外，这种运算放大器同相输入端具有高阻抗，但反相输入端只有几十欧姆的低阻抗）。

　　但是很多运算放大器（尤其是偏置补偿型运算放大器，如OP-07及其很多后继产品）都内置保护电路，以防止大电压损坏输入器件。

其它运算