提高FPGA处理总线性能的RapidIO节点设计

内的高速串行I/O接口标准。能够在它的基础上实现RapidIO高速串行数据传输系统。在程序中还通过添加 VIO核以方便控制消息、门铃等的发送。试验平台构架如图4所示，在FPGA中通过ChipScope来观察相关信号进行验证。

　　图4 调试环境

　　通过远端ppc节点向fpga发门铃和消息，chipScope在fpga接收端口Target Request得到的结果如图5，图6所示，触发信号选用帧起始标记treq_sof_n。由图可见FPGA的rapidIO节点可以正确的接收消息和门铃。

　　图5 门铃试验结果

　　图6 消息试验结果

　　5 结束语

　　RapidIO互连有效的应对了高性能嵌入式系统在可靠性和互连性方面的挑战。这里使用Xilinx公司的rapidIO解决方案实现了系统中FPGA的RapidIO节点，在新一代通信及数据网络应用中具有广泛的应用背景。