基于路径延时匹配的硬件IP核知识产权保护方法

摘要：随着集成电路产业的迅速发展，集成电路设计的安全性越来越受重视，电路设计盗用等知识产权(IP)侵权行为严重损害了设计者和消费者的权益，阻碍了集成电路产业的发展。本文提出了一种有效保护IP核的方法，通过设计一个保护电路，控制功能电路运行结果的输出，在消费者未取得合法授权时,功能电路无法正常工作，从而达到了保护电路的目的。本文将该保护方法运用在实际的电路上，进行仿真并验证了该方法的有效性。

引言

随着片上系统SoC的迅速发展，IP复用的知识产权保护问题日益严重，危害了设计者和消费者的权益^[1-3]。为了有效地保护IP核，需要有切实有效的保护方案。本文提出一种积极的IP保护方法。它通过设计一个支路保护电路来锁定需要保护的功能电路，用户只有在获得授权并得到正确的密钥后，才能解锁该电路，从而实现保护电路的功能。该方法的基本原理是比较功能电路和保护电路的路径延时，如果二者相同，则功能电路的输出结果可以正确输出，否则结果将无法向下传递。和传统的采用密码算法对IP核进行加密的方法相比，本方法不仅可以防止IP核流通过程中的盗用，还可以防止IP核使用过程中的盗用。

1 背景技术

目前主流的IP核保护方法有加密保护法^[4]、水印保护法^[5]和基于硬件锁的保护法^[6]。加密保护法使用密码学算法对IP核进行加密，可以防止IP核在流通过程被盗用。在合法用户获得密钥解密IP核后，它就失去了保护。水印法^[7]在电路中嵌入代表设计者信息的数字水印，通过提取该水印达到IP识别和追踪的目的。水印法属于被动IP保护法。基于硬件锁的保护方法则是在芯片制造后，利用工艺偏差与逻辑功能的相互关联来锁定每一个芯片，没有解锁的密码，芯片不能正常工作。该方法主要针对芯片的IP保护。

IP核根据设计的灵活性分为软核、固核、硬核三大类，依次灵活度依次降低^[8]。本文所要保护的是IP固核，固核指的是带有平面规划信息的网表，通常以RTL 代码封装和对应的具体工艺网表的混合形式提供。将RTL 描述结合具体标准单元库进行综合优化设计，形成门级网表，再通过布局布线即可使用。固核兼具设计灵活性和性能可预见性是IP 核的主流形式之一。所以，IP固核的保护尤为重要。

本文采用的是硬件锁保护方法，实现对IP固核的保护，保护电路加入了状态机实现密钥的检测，只有在密钥输入正确的情况下，保护电路才会解锁被保护电路。

2 实现方法

2.1 电路结构

如图1所示，电路包括左右两条数据路径，右边的数据路径是待保护的电路，其输入到运行结果需要经过多个周期。左边的部分则为添加的保护电路，控制右边电路的输出，达到输出或者屏蔽的目的。该保护电路主要包括两部分：一是移位寄存器，在功能电路的使能信号、输出有效信号以及状态机的输出信号的联合控制下进行移位操作;二是进行密码检测机，只有在用户输入的密码完全正确的前提下，移位寄存器才能正常移位，进而达到解锁功能电路的目的。

图1中ce为整个电路的使能信号，data为功能电路的输入数据，out2为功能电路的运行结果，RDY信号为功能电路的输出有效信息，即在经过UPC的输入输出延迟后，out2输出运行结果，同时RDY信号有效。R为移位寄存器的使能信号，移位寄存器的输出接受状态机的密码检测，如果密钥匹配，则状态机的输出不影响移位操作。ce和RDY信号分别控制移位寄存器的开始移位操作和结束移位操作。

右边的数据路径在使能信号的驱动下是能正常工作的，其工作不受左边保护支路的影响，左边支路的保护作用主要体现在是否让电路的运行结果正确输出，这就涉及到左边电路与右边电路的路径延时匹配问题。在下一节中介绍两条路径的匹配问题。

2.2 路径的匹配

功能电路在经过一定的输入输出延时后，运行结果将在out2管脚显示，如果在此刻及以后的时间内，保护电路的输出管脚mux(即选择器的选择端)输出值1，那么经过图中的选择器后，功能电路运行结果out2将在out端口可用。

保护电路和功能电路共用使能信号ce，假如移位寄存器中存入正确的密钥，则在状态机的控制下，移位寄存器正常移位。每个周期移动一位，直到UPC电路的输出有效信号RDY经过n周期后有效，移位终止。此时，fsm_out 输出仍为高电平，若此时SRL的输出out1为高电平1，那么经过“与”门操作后，将实现解锁的目的，即初始值的n-bit对应为解锁位，n对应于功能电路的延迟周期。如果SRL中的初始值输入错误，则状态机输出fsm_out为低电平0，移位寄存器停止移位，电路被锁定。

由此可见，只有在移位寄存器的初始值输入正确的情况下，两条